SU1711336A1 - Device for successive checking of code - Google Patents
Device for successive checking of code Download PDFInfo
- Publication number
- SU1711336A1 SU1711336A1 SU884456948A SU4456948A SU1711336A1 SU 1711336 A1 SU1711336 A1 SU 1711336A1 SU 884456948 A SU884456948 A SU 884456948A SU 4456948 A SU4456948 A SU 4456948A SU 1711336 A1 SU1711336 A1 SU 1711336A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- input
- prohibition
- code
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и передаче данных, может быть использовано дл последовательного контрол двухсимвольно- го кода. Цель изобретени - расши- рение области применени за счет способности контролировать двухсимволь- ный кед. Эта цель достигаетс путем введени в устройство, содержащее счетчик 1, элементы 2 и 3 запрета и элемент ИЛИ 4 новых св зей.. Устройство может быть использовано в арифметико-логических устройствах, запоминающих устройствах и каналах св зи. 1 -ил.The invention relates to computing and data transmission, can be used for sequential control of a two-character code. The purpose of the invention is to expand the scope of application due to the ability to control a two-symbol shoe. This goal is achieved by introducing into the device containing the counter 1, prohibition elements 2 and 3 and the OR element 4 of new communications. The device can be used in arithmetic logic devices, memory devices and communication channels. 1 -il.
Description
шsh
IBIB
соwith
GO ОGO Oh
Изобретение относитс к вычислительной технике и передаче данных, может быть использовано дл последовательного контрол двухсимволь- ногс кода.The invention relates to computing and data transmission, can be used for sequential control of two-symbol waveform.
Цель изобретени - расширение области применени за счет способности контролировать двухсимвольный код.The purpose of the invention is to expand the scope of use due to the ability to control a two-character code.
На чертеже представлена схема устройства дл последовательного контрол кода.The drawing shows a diagram of the device for sequential control code.
Устройство содержит счетчик 1, первый и второй элементы 2 и 3 запрета , элемент ИЛИ 4, информационный вход 5 устройства, выход 6 ошибки типа перехода в единицу устройства , выход 7 ошибки типа перехода в нуль устройства, тактовый вход 8 устройства, вход 9 установки устройства .The device contains a counter 1, the first and second elements 2 and 3 of the prohibition, the element OR 4, the information input 5 of the device, the output 6 errors of the type of transition to a unit of the device, the output 7 errors of the type of transition to a device zero, the clock input 8 of the device, the input 9 of the device .
В двухсимвольном коде единица представл етс как 10, а нуль - соответственно как 01. Такой способ кодировани делает равным количство 1 и О в коде.In a two-character code, the unit is represented as 10, and zero, respectively, as 01. This encoding method makes the quantity 1 and O in the code equal.
Код, заданный подобным образом, контролируетс в парах 10 и 01The code given in this way is controlled in pairs 10 and 01.
по формуламby formulas
-о --- М-o --- m
МM
X.VX,X.VX,
МM
х,х,x, x,
О)ABOUT)
Счетчик 1 предназначен дл суммирующего подсчета 1 и вычитающегоCounter 1 is for totalizing counting 1 and subtracting.
О.ABOUT.
Mcll Mcll
подсчета U. Исходное состо ние счетчика 1 - 3. Элемент 2 запрета - дл выдачи сигнала ошибки на выход 6 (типа перехода 0-1), когда счетчик 1 находитс в состо нии 5 Элемент 3 залрета - дл выдачи сигнала ошибки на выход 7 (типа перехода 1-0)., тогда счетчик 1 находитс в состо нии 11.counting the U. The initial state of the counter 1 - 3. Prohibition element 2 - to issue an error signal at output 6 (transition type 0-1), when counter 1 is in state 5 transition type 1-0)., then counter 1 is in state 11.
При выдаче ошибки этими элементами производитс также установка счет чика 1 в исходное состо ние через элемент ИЛИ 4, кроме этого, в исходное состо ние Счетчик 1 можно устанавливать с помощью входа 9 установки .When an error is issued by these elements, the counter 1 is also reset to the initial state via the OR 4 element, in addition, the counter 1 can be reset to the initial state using the input 9 of the setup.
Устройство работает следующим образом .The device works as follows.
Пусть на вход 5 поступает кодова комбинаци . Так как счетчик 1Let input code 5 be input. Since counter 1
имеет исходное состо ниеhas an initial state
и 1 кand 1 to
3, а в3, and
символьном коде за 1 всегда следует О и наоборот, то счетчик 1 будет находитьс в состо ни х 2, 3 и 4. При искажении в паре типаthe character code for 1 always follows O and vice versa, then counter 1 will be in x 2, 3, and 4. If there is a distortion in the pair
5five
00
5five
00
5five
00
5 five
00
5five
перехода 1-0 получают 00, вычита из состо ни счетчика 1 две единицы, эти два нул установ т счетчик 1 в состо ние 1 (после прохождени каждой нары 10 и 01 счетчик 1 остаетс в исходном состо нии 3). При состо нии счетчика 1 - 1 элемент 3 запрета выдает сигнал на выход 7, тип ошибки 1-0 и через элемент ИЛИ 4 устанавливает счетчик 1 в исходное состо ние 3. При искажении в паре типа перехода 0-1 получают 11, которые переведут счетчик 1 з состо ние 5, в этом случае элемент 2 запрета выдает сигнал ошибки на выход 6, тип ошибки 0-1 и через элемент ИЛИ 4 устанавливает счетчик в исходное состо ние 3. Таким образом , реализуютс формулы (1). При необходимости счетчик 1 можно устанавливать в исходное состо ние 3 посредством входа 9 установки.1-0 transitions get 00, subtracting two units from the state of counter 1, these two zeros will set counter 1 to state 1 (after passing each bunk 10 and 01, counter 1 remains in its original state 3). When the state of the counter 1 - 1, the prohibition element 3 issues a signal at output 7, the error type is 1-0 and sets the counter 1 to the initial state 3 through the element OR 4. 1 state 5, in this case, prohibition element 2 generates an error signal at output 6, error type 0-1, and using element OR 4 sets the counter to the initial state 3. Thus, formulas (1) are realized. If necessary, counter 1 can be reset to the initial state 3 by means of input 9 of the installation.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884456948A SU1711336A1 (en) | 1988-06-01 | 1988-06-01 | Device for successive checking of code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884456948A SU1711336A1 (en) | 1988-06-01 | 1988-06-01 | Device for successive checking of code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1711336A1 true SU1711336A1 (en) | 1992-02-07 |
Family
ID=21388225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884456948A SU1711336A1 (en) | 1988-06-01 | 1988-06-01 | Device for successive checking of code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1711336A1 (en) |
-
1988
- 1988-06-01 SU SU884456948A patent/SU1711336A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1203711, кл. Н 03 М 13/00, 1984. Авторское свидетельство СССР № 1649677, кл. Н 03 М 13/00, 03.02.88. i . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880000967A (en) | Dual port semiconductor memory | |
US4706299A (en) | Frequency encoded logic devices | |
SU1711336A1 (en) | Device for successive checking of code | |
CA1208368A (en) | Data transmission by subrate grouping | |
JPS6126853B2 (en) | ||
SU1608751A1 (en) | Reversible shift register | |
Abou El-Azm | Circuits of coder/decoder and error detection in 5B6B transmission code | |
KR970050868A (en) | Parallel CRC decoder | |
SU999140A1 (en) | Code converter | |
JPS6254257B2 (en) | ||
SU1624445A1 (en) | Device for power function computation | |
SU1080132A1 (en) | Information input device | |
SU1091211A1 (en) | Device for detecting errors under transmitting codes | |
SU1427577A1 (en) | Device for reducing fibonacci codes to minimal form | |
SU1471193A1 (en) | Optimal fibonacci p-code checker | |
SU1661994A1 (en) | Asynchronous decimal counter | |
SU940299A1 (en) | Device for decoding hamming binary codes | |
SU1659996A1 (en) | Information input device | |
RU2026608C1 (en) | Device to test t codes | |
SU857972A1 (en) | Coder | |
SU1741155A1 (en) | Device for defining complement of a set | |
SU1206960A1 (en) | Binary code-to-binary-coded decimal code converter | |
SU1511863A1 (en) | Step-down counter | |
SU754409A1 (en) | Number comparing device | |
SU924698A1 (en) | Device for adding in redundancy notation |