SU1704222A1 - Устройство дл автокомпенсации емкостных токов однофазных замыканий в коротких сет х - Google Patents

Abstract

Устройство дл  автокомпенсации емкостных токов однофазных замыканий в коротких сет х относитс  к области электроэнергетики и может использоватьс  дл  предупреждени  аварий, вызванных однофазными замыкани ми на землю в коротких сет х, например в сет х собственных нужд тепловых электростанций или в сет х с емкостными токами, имеющими небольшую величину, вследствие значительной доли воздушных линий, например в сельских сет х . Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  работоспособности устройстИзобретение относитс  к электроэнергетике и может использоватьс  дл  предупреждени  аварий, вызванных однофазными замыкани ми на землю (ОЗНЗ) в.коротких сет х, например, в сет х собственных нужд тепловых электростанций или в сет х с емкостными токами, имеющими небольшую величину. BcneACTBvie значительной доли воздушных линии, например, в сельских сет х . ва в режиме перемежающегос  дугового замыкани  на землю, а также упрощение и повышение безопасности эксплуатации. Цель достигаетс  тем. что устройство, содержащее симметричный тиристорный ключ, св занный с управл ющими электродами данного ключа формирователь отпирающих импульсов, блок управл емой выдержки времени, управл ющий вход которого соединен с входом блока 10 регулировани  компенсации, а также св занный с сетью датчик напр жений сети, выходы которого подключены к входам дл  напр жений сети блока регулировани  компенсации, снабжено подключенным к сети трансформатором Бауха и двум  датчиками запирани  тиристоров, причем симметричный тиристорный ключ соединен последовательно с дросселем трансформатора Бауха, входы датчиков запирани  тири- сторов подключены параллельно тиристорному ключу, выходы датчиков соединены с запускающими входами блока управл емой выдержки времени и с первым и вторым входами блока регулировани  компенсации , третий вход которого подключен к выходу блока управл емой выдержки времени . 1 з.п.ф-лы, 6 ил. Целью изобретени   вл ютс  расширение функциональных возможностей за счет обеспечени  работоспособности устройства в режиме перемежающегос  дугового однофазного замыкани  на землю, а также упрощение и повышение безопасности экс- плуатэции. На фиг. 1 показана функционально- принципиальна  схема применени  реализации устройства; на фиг. 2 ел С vj о to N Ю

Description

уНКЦРОг -П ГЛЮ-ПрИ : i.lH.- -i C.-:OMi p. ,1лиз;н .:м1 f)/,-:v   ynjvi: . т и в -д°:; л нро I.HMIH Ггога р -;гу/..:.:--.1И к мп5н: :. ; ..ии; Не1 фиг. 3 - ;/;..-.:м:;;:| МС .....грэ.ммы работы устрс {.тип п рсжл.мо ::С -д;; ОЗНЗ через м:.. переходи .: с ); i С О к л ь ус- Т э но пиши ем с   ро..;и:--г., нч фи:. 4 - временные д/.зт ,. (,. с-ты устройства Ј) режиме персмежаю«цеч;ик дугового ОЗНЗ (случай резпнг-жсисй H.%OT, I. ;«;. контура пу- леври п:„ следовагельнгд;г  сети (КЛПС)); на фиг. D - ьремемнь.; А .:С.-граммы работы ycTpofic.Ttv е режиме гесс -схающс-юс  дугового ОЗНЗ при значительной переком- rieHcau.nl- ; ;-,Ј Ьиг. С - npi.v.cp упрощенного алгсри-; о  &тонастгюпк; ; омлепсацки,

Нг фиг. 1 1 - трехфазна  сеть с кезазем енмсй нейтралью, 2 -трансформатор Бс.уха, напv.гг--;-:р. серийный, тип ТАДТМ, 3 - дроссель трансформатора 2 Гза- уха, А и 5 - тирнсторы симметричного тири- ciopnoio ключа, G - Формирователь отпирающих импульсов (Ф01/1), запускаемый сигналом т( t ) . Фс-ом роуг-тель 6 может бь;ть выполнен, например, в виде блокинг-генерзтора и.лм ке с виде двух (дл  каждого тири.сторз) гальейнически разв занных источников пг;ск.г Н-;Огстока с сочетании с оптронными члюч..ь;и. Датчики 7 и 8 запирзчич тиристсрсв (Di и D2) могут быть выполнены, например Б виде порогового элемечт.-з с порогом пег-.:;члючани  1-3 В, снабхс--::ного г«чл1ьз .1ческой, например оптрснной, рэзв зчой с Слс;сом S управл емо1/ , выдержки времени Г/Р.В), к входам которого они подключены. Блок 10 регулировани  компенсации (БРК) первым и вторым елс,-.й и подключен к датчикам 7 м 8, третьем входом, сь гзнньгм с блоков 9, и

БХОДЗГ.; Л ДЛЯ. . Гс ГК nCAiO 0 JSH К ВМуоду A«ri::-v q 11 иагм- :-;:е;;;;й сов ДНС}. а ви- ходо;- 1-к ьхс-ду блока . В .о:есгкз дзг-гика Т1 может рысгупзть, нзпрн.гр, трехфазный измерительный трпнг.ф рматор напр жени .

YcipoficTco т. содержит в сое т,ч ее блока 9 управл емой -7 .;-Л кк1. времени логический элемент ИЛИ :, первый г&нера- юр 13 тлктоиых 1 м;- льс (ГТИ) и пероый прогр5 -:м,и уемый Т4 Э(Т1) со счетным оодсм С. pauj.etL 3:x iiuuM входом Е к входом дп  данных и уг - влени  D. В состав б ,.лка Ш pery.i .;pnr.. .:смпснсащ;и вход т му Ь-комг:::р;пс,} 15, смешанный кг;млс(;-..чт :р 15, д , 17 пропоес (ДДГ| 3 тлх.т-Э:Э(-1х им- 1 ульсо1 . ;i / ). - r f .п ф--. гг-.ый t nr cp 19 ;Т2. к;;:-: г:-О.- ..Т. / С Прор . :;шй О .П). п. 2 с .M и с.чг/рг т гг:н;...г.1 апомипающмми устройствами {(),   i;:uM3 22 данных, адресои и у-р. Нгпени . Сен-j arnpii 13 и 10, прогрчм- м;-рус-|.,ие Tr.iiMt-ры 1-1 и 19, контролл(ф . О

г, рьи,аний могут Оыгьстанд. ртными боль- t jHvt интегральными мш рпсхемзми, например , серии К580, процессор с з поминаюш.ими устройствами 21, шина 22 и компураюр.ы также могут бы гь иылолнепы

н.г; Р}азе стандартных инте(рг.г1ьных микросхем .

На фиг, 3 обозначены : 23-ЛДС Ез(0 ис- 1очш-;ка поврежденной фазы, напр жение о ft) смещени  нейтрали и напр жение )

н « рл: омкнуюм треугольнике трансформатора 2 Баух-:.. - ток (t) нулевой послс- дсвательности и ток lv(t) через дроссель 3 трансформатора 2 Бауха при г.ыдержке блока 9 управл емой выдержки времени; раоной , соответственно п .он и 2з; 27 и 28 - сигналы Јi(t) и 2(t} на выходах-датчиков 7 и 8 запирани  тиристоров; 29 - импульсы fXO- вырабатываемые блоком 9 УВВ и служащие дл  отпирани  тиристороп 4 и 5.

На фиг. 4 обозначено: 30- ЭДС Ез(1) источника поврежденной фазы; 31 - напр жение e(t) смещени  нейтрали и напр жение e(t) из разомкнутом треугольнике трансформатора 2 Бауха; 32 - напр жение

U:,(t) на поврежденной фазе; 33 - ток l(t) н/леисй последовательности и ток. l(t) через дроссель 3 трансформатора 2 Баухэ; 27 и 28 - сигналы Јi(t) и Ј2(1) на выходах датчиков 7 и 3: 29 - импульсы ) отпирани  тиристоров , вырабатываемое блоком 9 УВВ.

На фиг. 5 обозначено: 30 - ЭДС Ез(х) источника поврежденной фазы; 31 - напр жение e(t) смещени  нейтрали и напр жение er(t) на разомкнутом треугольнике

трпнсформаторэ 2 Бауха; 33 - ток l(t) нулевой последовательности и ток l(t) через дроссель 3 трансформатора 2 Бауха.

На фиг. 5 обозначено: 34 - 44 - блоки упрощенного алгоритма функционировани 

о.-ока 10 регулировани  компенсации емкостных токов, выполненного о соответствии с фиг. 2.

Рассмотрение работы устройства начнем с режима бездугового ОЗНЗ через малое переходное сопротивление. В этом режиме напр жение e(t) смещени  нейтрз- /;:-. повтор ет ЭДС поврежденной фазы, например , Бз(0. Напр жение e(t) с коэффициентом Кт трансформации передз-1 с;с  нэ разомкнуты1.7 треугольник трэнсфор- N .aropr Бпухл:

fy)K, 1«(l)« К, 1Г,г,ПМ,

где выдел етс  напр жение нулевой последовательности сети. При поступлении (в момент времени to на фиг. 3) очередного отпирающего импульса, сформированного блоком 6 ФОИ из импульса а (t) на управл ющие элеклроды тиристоров 4 и 5, отпираетс  тот тиристор. пол рность которого соответствует пол рности напр жени  e(t) в момент подачи импульса. Ток l(t) через тиристорный ключ 4 и 5 и дроссель 3 с индуктивностью L. св занной с напр жением e(t) интегральной зависимостью

) 1 e(t)dt.

передаетс  в сеть в качестве тока нулевой прследовательности с коэффициентом трансформации Кт

1

Кт

i (t)

а

х (cos -у sign cos cot - cos ш t). (2)

где а/ш - выдержка времени между запиранием тиристорного ключа 4 и 5 и выдачей импульса о(t ) . сформированна  блоком 9 УВВ.

По достижении током l(t) нулевого знамомент т

Л1

а

2 о)

, i 1.2. ....

на фиг. 3 дл  а - а ) тиристорный ключ 4 и

5 запираетс  и напр жение на ключе возрастает от уровн  отпертого тиристора (0.4- 0.8В) до величины e(tr.) (единицы-сотни вольт). В результате соответствующий датчик (7 или 8) запирани  тиристоров формирует единичный уровень логического сигнала Ј(t) или Ј2(1) (кривые 27-28 на фиг. 3). По переднему фронту этого сигнала блок 9 начинает отсчет времени. По истечении времени а/а) ( на фиг. 3) блок УВВ формирует очередной импульс а( t) (крива  29 на фиг. 3), который, прой- д т через формирователь 6. отпирает другой тиристор ключа 4 и 5. Далее процесс повтор етс . Кривые, соответствующие току l(t). при различных значени х выдержки времени а/о) (равных . аг/w, аз/в), оа о оэ). построенные согласно (2), изображены на фиг. 3 (кривые 24-26). Из фиг. 3 видно, что с изменением величины а измен етс  амплитуда первой гармоники lira тока 1(0 нулевой последовательности сети или. иными словами, эквивалентна  индуктивность L - Em/whm в нейтрали сети.

06 этом же говорит соотношение

а + sin a

U -f40---

Я

10

30

между величинами hm и «дл  безлугового ОЗНЗ через малое переходное сопротивление . Измен   выдержку времени, можно достичь равенства указанной первой гармоники, имеющей индуктивный характер , с емкостным током сети, что соответствует точной компенсации емкостных токов и, следовательно, минимальному току через место ОЗНЗ. Из приведенных соотношений . очевидно также, что диапазон изменени 

. эквивалентной индуктивности 1Э при изменении а от 0 до л весьма широк и ограничен снизу величиной KT2L. а сверху - только лишь приемлемым уровнем высших гармоник в токе нулевой последовательности (ко торый растет с увеличением а).

В нормальном режиме работы сети устройство функционирует аналогичным образом , с поправкой на несколько искаженную форму напр жений е(т.) и e(t). В режиме

„с перемежающегос  дугового ОЗНЗ (фиг, 4) после дугового пробо  (в момент времени ti). если пробой пришелс  на запертое состо ние ключа 4 и 5. напр жение смещени  нейтрали e(t) (и, следовательно, e(t)) скачком достигает величины Ез(п) и далее, до отпирани  ключа 4. 5, остаетс  практически неизменным, так как режим нейтрали сети с разомкнутым ключом 4, 5 близок к режиму изолированной нейтрали. Далее, в момент

„Р. времени i формируетс  очередной импульс a(t) (крива  29 на фиг. 4), отпирающий один из тиристоров 4 и 5. Начина  с этого момента, процессы в сети развиваютс  в соответствии с переходной функцией колед бательнсго контура, образованного индуктивностью L Ki L и суммарной емкостью сети С. Иными словами, указанные процессы  вл ютс  решением однородной системы дифференциальных уравнений:

-e(t)0: I(t2)0; (3)

(t)-l(t)0: I e(t2) E3(tt).,(4)

ее имеющим следующий вид

t

e(t}- E3(u)«Ply(-4))slnuJc( -)

l(th (t-tj)Jcos(cJc(i-s)+Ґil.

где r,(LC) ; : } -g/2C ; g - су мг.р - л  активнч  проводимость между фазами сети и земле1... Следовательно, на- прпх.сние o(t) смещени  нейтрали, начинай с момента времени tz, предсгйил ет собой отрезок .йюи л:й когинусо - гды с ий 1али- ной  ммпитудой F..( и чистотой СУС, опре делаемой емкостью С сети и неизменной- индуктивностью L Ток l(t) представл ет собой отрезок затухающей синусоиды той же частоты OJQ. По истечен /и полупериода колебаний , собственной чистоты , т.е. времени , равного л/о.с в момент времени 1з (фиг. 4). токи (} и i(t) псойдуг через ноль и ключ 4 и 5 закроетс . Далее напр жение e(i) смещен.  нейтрали сзт«, как и ранее, становитс  посто нным (отрезок trU на фиг. 4), один из датчиков 7 и 0 фиксирует запирание тиристорного клюи  4 и 5 и передним фронтом сигнала Ј1 (t ) или Ј (t) (27 и 28 на фиг. 4) запускают f ток 9 УВЗ. По истечении задан ной выдержки времени а/а) блок 9 УЗ В формирует импульс o(l) на отпирание тиристорного ключа 4 и 5 и процесс повтор етс .

Как видно из фиг. 4, в том случае, если выполн етс  условие

а л i. JT о) wcT (и

результирующее из :р жен иее(т.) смещени  нейтрали имеет вид близких к гармоническим , затухающих колебаний с промышленной частотой. которое частично компенсирует ЭДС Ез(1) поврежденной фазы . По мере затухани  напр жени  e(t) смещени  нейтрали растет напр жение Us(t) поврежденной фазы (крива  32 на фиг. 4), представл ющее со&ой нескомпенсированную ч- еть E(l), и в мэменг достижени  им уровн  пробел изол ции (если этот уровень не превышает амплитуды Ет ЭДС Ез(0 поврежденной фази), т.е. Е момент 15 на фиг. 4, пробой повтор етс .

Выполнение услови  (6) эквивалентно резонансной настройке КНПС. т.е. режиму, когда дуговые пробои е сети следуют с наи- меныиой частотой. Зс г.ое изменение величины от в ту или другую сторону ведет к повышению или понижению частоты колебании результирующего напр жени  е( „) смещени  нейтрали зз счет изменени  длительности f1oc o нныx участков e(t), когд  (;) 0, несмотр  н посто нство со5- стиснно-й частоты ;..;с КНПС ее времл огкрзы- того с-г.гто нг.  тпристорпого хлючр 4 и 5. Созр:-;-т знио ) пс р- ДСнЬ0 . ф-ЛЗЫ При ЭТСК yCKOp CTC.R И JATOBWG

пробей следуют чаще. В случае наличи  о сети значительной мсрскомпенсации (фиг. 5) дуговые пробои (отмеченные на фиг. 5 гертикапьньши стрелками) могут с/юдсвать

5 с частотой, npcct-iuiaiouier; промышленную частоту, а напр жение смещени  нейтрали в течение периода промышленной частоты может неоднократно пересекать ноль. Однако , благодар  интегральной св зи (3)

10 между током l(t) нулевой последовательности и напр жением e(t) смещени  нейтрали , фильтрующей резкие изменени  e(t), в сочетании со свойством запирани  тиристорного ключа при прохождении тока l(t)

15 (пропорционального току l(t)) через ноль, сбоев в синхронизации отпирани  тири- стсров 4 и 5, в отличие от прототипа, не наблюдаетс  даже при G-крат ных (как на фиг. 5) и более пересечени х напр жени 20 e(t) и e(t) нул  в течение периода промышленной частоты.

Нз фиг. 5 запирание и отпирание тири- сторных ключей, так же как и в случае отсутстви  дуговых пробоев, происходит

25 периодически, дважды за период. Процессы в КНПС в подобном режиме принципй ально не отличаютс  от провесов в сети с линейным ДГР, что и позвол ет примен ть предлагаемое устройство в режиме переме30 i хающегос  дугового ОЗНЗ. При установке выдержки времени а/d) в соответствии с соотношением (6), т.е.

5

а га

JL

U)

jt

OJo

J

2

Jc 2

где Т - период сети (20 мс); Тс- период колебаний с собственной частотой (DC, частота дуговых пробоев в сети многократно

уменьшаетс  и процессы в КНПС будут соответствовать изобрах енным на фиг. 4,

Таким образом, задачей блока 10 БРК  вл етс  настройка компенсации емкостных токов путем изменени  гшдержки

а/а) времени до достижени  величины, при которой выполн етс  соотношение 16).

Дл  автонастройки компенсации- блок 10 БРК, в общем случае, может быть реализован аналогично любим известным авторегул торам компенсации.-Однако, в данном случае, наиболее эффективной  вл етс  реализаци  блоков 9 (управл емой выдержки времени) и 10 (регулировани  компенсации)

и соответствии с п. 2. О этом случае достигаетс  повышение быстродействи  п режиме перемежлющегос  дугопого ОЗНЗ. Работа on;-; .mnt;x там блоков п данном ре- х;име происходит следующим образом. В

лучае открытого состо ни  одного из тири- торов ключа 4 и 5 логические сигналы Ј1 (t ) и Ј2(1) на выходах блока 9 управ емой выдержки времени (фиг. 2) равны НУЛЮ, сигнал на выходе элемента 12 также 5 рьис-м нулю и таймер 14 Т1 находитс  в за- орможышем состо нии. После запирани  дного из тирисюроз ключа 4 и 5 (в момент прохождени  тока l(t) нулевой последоваельности черэз ноль) соответствующий 10 датчик 7 или 3 формирует единичный уровень одного из сигналов Јi(t) или & (t ) , в результате чего на разрешающий вход Е таймера 14с выхода элемента 12 приходит логическа  единица и таймер 14 Т1 начина- 15 ет счет импульсов генератора 13 (частота которых, по меньшей мере, на 2 пор дка выше частоты сети) в сторону уменьшени  ранее записанного в него (через вход D) кода, определ ющего величину выдержки 20 а/о) времени. По достижении кодом таймера 14 нулевого значени , указанным тайме- ром 14 формируетс  кратковременный импульса, преобразуемый формирователем 6 ФОН в отпирающий импульс соответству- 25 ющего тиристора 4 или 5. Таким образом, импульс о оказываетс  задержанным по отношению к моменту запирани  тиристоров 4,5 на величину a/(t), определ емую кодом, записанным в таймер 14. Далее процесс 30 повтор етс .

Процессор 21 с посто нным и оперативным запоминающими устройствами взаимо- действует с таймерами 19 и 14 и с 35 контроллером 20 прерываний посредством шины 22 данных, адресов и управлени  (фиг. 2) следующим образом. Процессор блока 21 считывает очередную команду программы из посто нного запоминающего ус- 0 тройства, декодирует ее и затем выполн ет, обраща сь при этом, в соответствии с содержанием команды, к оперативному или посто нному,запоминающим устройствам блока 21, к контроллеру 20 прерываний или 45 к таймерам 14 Т1 или 19 Т2. Контроллер 20 прерываний при обнаружении фронта в одном из сигналов на входах Ir1-lr6 приостаавливает последовательное выполнение команд программы процессором блока 21 и 50 инициирует выполнение им одной из шести хран щихс  г посто нном запоминающем устройстве блока 21 подпрограмм обработки прерываний, соответствующих тому из входов 1Г1-К6 в сигнале которого обнаружен 55 фронт. По окончании выполнени  упом ну- той подпрограммы обработки прерывани  процессор блока 21 продолжает выполнение прерванной программы.

Таймер 19 Т2 блока 10 БРК (фиг. 2) непрерывно ведет счет импульсов, поступающих на его счетный вход С с генератора 18 ГТИ 2 и перезапускаетс  программно, по командам процессора с посто нным и оперативным запоминающими устройствами 21 ПРЭУ, передаваемым по шине 22. Указанна  программа перезапуска таймера 19 вызываетс  контроллером 20 прерываний в момент переключений компаратора 15, т.е. в моменты прохождени  через ноль одной из фазных ЭДС (в рассматриваемом примере Ei(t)). Таким образом, осуществл етс  об ща  синхронизаци  работы блока 10 БРК частотой сети. Подпрограммы обработки прерываний, вызываемые сигналами на входах Г1, 1Г2. Ir3, Ir5 контроллера 20 прерываний , фиксируют в пам ти блока 21 ПРЭУ коды, считанные из счетчика таймера 19 в моменты вызова указанных подпрограмм .

Наличие в сети ОЗНЗ вы вл етс  по факту превышени  амплитудой напр жени  e(t) смещени  нейтрали заданной величины, например 0,15Ет. Амплитуда напр жени  смещени  нейтрали, в свою очередь, определ етс  по скважности импульсов на выходе компаратора 16, смещенного на величину2-3% от Ет. Скважностьжеуказанных импульсов вычисл етс  путем сравнени  кодов, считанных из таймера 19 Т2 в моменты переключени  компаратора 16 в процессе выполнени  подпрограммы прерывани  по входу 1г5 контроллера 20 прерываний . То обсто тельство, что ОЗНЗ в сети  вл етс  дуговым перемежающимс , распознаетс  по наличию импульсов на выходе датчика 17 дуговых пробоев, посредством запуска контроллером 20 прерываний подпрограммы , соответствующей шестому входу (1Г6 на фиг. 2).

Собранна  таким образом информаци  обрабатываетс  процессором с посто нным и оперативным запоминающими устройствами 21 по алгоритму, упрощенна  блок- схема которого показана на фиг. 6. Как было показано ранее, запись в таймер 14 Т1 кода выдержки времени, соответствующего величине а, котора  удовлетвор ет соотношению (6), немедленно переводит КНПС в резонансное состо ние, соответствующее, наименьшей частоте дуговых пробоев. Таким образом, выполнение блоков 9 и 10 (фиг. 1) в соответствии с п. 2 формулы изобретени  позвол ет в данном устройстве достигнуть практически мгновенной антона- стройки компенсации емкостных токов и безынерционного поддержани  резонансного состо ни  КНПС о нчмОопе-е опасном перемещающегос  дуго.еого 03ИЗ. Автон-пстро Лка компенсации о нормальном режиме работы сот и в режиме боздугово о ОЗНЗ может Bec.n iCb согласно алгоритму гахсгс-дибз известного ( призер, фозооо- го) способа эвтокзстройкн компенсации емкостных токо . Необходима  дл  выполнени  подобных алгоритмов информаци  об амплитуде и фэзе напр жени  е(г) получаетс  путем обработки кодов, считанных из таймера 19 по сигналом на 4- м 5-м входах, (н1 и ЬБ на фиг. 2} контроллера 20 прерьжзний.

Следует отметить возможность объединить во многих случа х операторы тактовых импульсов 13 (ГТИ 1) и 17 (ГТИ 2) с внутренним тактовым генератором блока 21 процессора и запоминающих устройств .

Предлагаемое устройство позвол ет организовать автоматическую компенсацию емкостных токов ОЗНЗ в сет х с малыми емкостными токами, где в насто щее врем  повсеместно используетс  либо изолированна  нейтраль, либо ненастрэипаема  компенсаци  при помощи серийных ycf- ройсгв типа ТАДТМ (трансформаторов Бау- ха). Особенно эффективно его использование дл  дооснзщеки  устройств ТАДТМ с целью превращен /,-;.их в плавно регулируемые и автоматически настраиваемые дугогас щиа аппараты. Наибольший экономический эффект использование изобретени  может принесли в сет х собственных нужд электростЕкций, поскольку перенапр жени , сопровождающие перемежающиес  дуговые злмыкзки , часто привод т к повреждению высоковольтного оборудовани  и т желым авари м, сопровождающимс , как правило, падением мощности электростанций. Предложенное устройство, целесообразно примен ть совместно с разр дниками, поскольку значительное снижение частоты дугооых пробоев в режиме перемежающегос  дугового ОЗНЗ существенно облзгчсет услови  работы разр дников (которые в сети с изолированной нейтралью не вы- держипнют сколько-нибудь длительного существовани  подобного режчма). Кроме того, резонансна  настройка КНПС при помощи данного устройства полностью ликвидирует возможность помреждемм  трансформаторов напр женно контрол  изол ции феррсрезонэнснымп процессами в сети.

В конечном итоге, применение изобретени  приведет к поаышению надежности и безопасности злехтросн.Оженич.

Claims (2)

1. Устройство дл  лнтокомпенсэции емкостных гоког, одмофачиых замыканий а коротких сет х, со дерущее симметричный тмристормый ключ, с управл ющими -.. родами которого св зки формирр.-лель от- пирающих импульсо, :--од которого подключен к выход/ Ьлока управл емой выдержки времени, управл ющий вход которого соединен с выходом Блока регулировани  компенсации, а т кже св занный с сетью датчик напр жений сети, выходи которого подключены к входам блокз регулировани  компенсации, о т л и чающеес  тем, что, С целью расширени  функциональных возможностей, упрощени  и посыи. они  безопасности о эксплуатации, оно снабжено трансформатором Боуха , подключекннм к-выводам дл  подключени  к сети, и двум  датчиками запирани  тиристо- ров, причем симметричный тиристориый ключ соединен последовательно с дросселем трансформатора Бзуха, входы датчиков

зйпиргни  тиристоров подключены параллельно тиристорному ключу, выходы датчиков запирани  тирисюроп соединены с запускающими входами блока управл емой выдержки времени и с первым и оторым

входами блока регулировани  компенсации , трэтий вход которого подключен к выходу блока управл емой выдержки времени.

2. Устройство по п, 1, о т л и ч а ю щ е е- с   тем. что, с целью повышени  быстродействи  в режиме перемежающегос  дугового однофазного замыкани , блок управл емой выдержки времени содержит логический элемент ИЛИ. первый генератор тактовых импульсов и первый программируемый тэймер , причем входы логического элемента ИЛИ подключены к запускающим входам блока управл емой выдержки времени, выход логического элемента ИЛИ подключен к разрешающему входу первого программируемого таймера, выход первого генератора тактовых импульсов соединен со счетным входом первого программируемого таймера , входы данных и управлени  первого про- граммируемого таймера составл ют

управл ющий вход блока управл емой выдержки промени, выход первого программируемого таймера подключен к выходу блока управл емой выдержки времени, и, кромз того, боек регулировани  компенсации содержит нуль-компаратор, смещенный компаратор , датчик дуговых пробоев, г торвй генсрптор тактовых импульсов, порой про.- грэммируомый таймер. контроллрр1 прерыслний. процессор; ,с посто нным . и oriepf (Tiiinu.M i з:)Г7оминпющимц

устройствами, алгоритм функционировани  которого продсгослен.на фиг. 6, и ш /.н/ данных, здресоз и управлени , при- , чем сход нуль-компаратора подключен к н;:одуд/ г, подключени  к фазному напр жению писани  сети, входы смещенного ком- п.рт.-:оа и / зтчик.а дуговых пробоев подключ.; к а ходу дл  подключени  на напр жение ск-;лч:,;и  к йтрэли, первый, второй и третий входу контроллера прерываний соединены соотзэтственно с первым, вт срум и третьим входами блока регулировани  компенсации, выходы нуль-компаратора , смещенного компаратора и датчика4

дуговых мробоер. подключены соответственно к четвертому, п тому и шестому оход м контроллера прерываний, пыход второго генератора т ктозых импульсов подключен к сметному входу второго программируемого таймера, на разрешающий вход которого подан разрешающий счет сигнал, а шина данных, адресов и управлени  подключен:: к контроллеру прерыоаний. второму про- грзммируемому таймеру, процессору с по- . сто нным и оперативным запоминающими устройствами и к выходу блока регулировани  компенсации.

шьш

CM CM

CM T

о г fj-ы

Pr

fj :ib(xtM , .. -iiutii&fy&isyjjfi- jV v

;){v.Ti /.j vrtffMtr JMO /f AVCJ Kt ffititrnt/n g

{к дцчЬзм .4W02ЈД jlS9a i TX -v-c, Zif:; P

M-f/ ЬЕ

7

ff КГО O

-cS

еи /о

И.«Д(ПЛ 3i Or

л 9 л n

-ttay TVnoJl T oi«9T

frj,a ro W3 Tf 70 aogotJigfefl й,

)

ХМУГО I

fitmcscf tto/ilfft -obtff )nya

-trO j O.yjr/JtVrt lXgO

,

josva

еду Flt/trCndOH )

&ЭН

Л

3 fefl /

)

/f

ЦПЫгхсУьън Н$Ацг нъ ЗЛн ЖЗ-ЯК У ,-,-.., л ,t C- .V/ij Л yf : ГА f,t fto

-ran oa ъ дръс/аиггхтино  да. Ъ It yosorfiu

-un nuijQnnc-i-;4i tJf r GJZ-f r. axwog

-Ъ4дО -n tU 3ЈЗНЛлЪ-оЛП о с ХКТЈ&-йв fftXft flT}A#y

УхуНЫПКц И UX f.L}j. ЪгАЪ Ы1ГТА13НП

ssГГШЕНГ

Vft QVrhVH J