Claims (1)
Формула изобретенияClaim
Устройство для измерения частоты следования импульсов, содержащее генератор тактовых импульсов, реверсивный счетчик, функциональный преобразователь двоичного сигнала, счетчик с управляемым коэффициентом пересчета, оперативное запоминающее устройство, триггер, элемент ИЛИ, входную клемму, выходную шину, отличающееся тем, что, с целью повышения точности измерений, в него введены регистр, компаратор, элемент И и клемма сброса, выход элемента ИЛИ соединен с информационным входом оперативного запоминающего устройства, выход которого соединен с вторым входом элемента И, выход которого соединен с входом вычитания реверсивного счетчика, выход которого соединен с выходной шиной и с входом функционального преобразователя двоичного сигнала, выход которого соединен с информационным входом регистра и входом управления счетчика с управляемым коэффициентом пересчета, выход которого соединен с адресным входом оперативного запоминающего устройства и первым входом компаратора, выход которого соединен с первым входом элемента И, второй вход компаратора соединен с выходом регистра, вход синхронизации которого соединен с выходом переполнения счетчика с управляемым коэффициентом пересчета, вход синхронизации которого, вход Запись-считывание оперативного запоминающего устройства и первый вход триггера соединены с выходом генератора тактовых импульсов, вторые вхо7 ды триггера, элемента ИЛИ и вход суммирования реверсивного счетчика соединены с входной клеммой, выход триггера соединен с первым входом элемента ИЛИ, а входы а /И р π π π π I A device for measuring the pulse repetition rate, comprising a clock generator, a reverse counter, a functional binary signal converter, a counter with a controlled conversion factor, random access memory, a trigger, an OR element, an input terminal, an output bus, characterized in that, in order to improve accuracy measurements, a register, a comparator, an AND element and a reset terminal are inserted into it, the output of the OR element is connected to the information input of random access memory, the output of which is connected is connected to the second input of the And element, the output of which is connected to the subtraction input of the reversible counter, the output of which is connected to the output bus and to the input of the functional binary signal converter, the output of which is connected to the register information input and the counter control input with a controlled conversion factor, the output of which is connected to the address input of random access memory and the first input of the comparator, the output of which is connected to the first input of the And element, the second input of the comparator is connected to the output of the register the synchronization input of which is connected to the counter overflow output with a controlled conversion factor, the synchronization input of which, the Write-read input of the random access memory and the first trigger input are connected to the output of the clock generator, the second inputs of the trigger, the OR element, and the summing input of the reverse counter are connected to input terminal, the trigger output is connected to the first input of the OR element, and the inputs a / I p π π π π I
5 fx 5 f x
Π π ηΠ π η
ββ
ΓΊ дΓΊ d
р рr p
TjTj
Ае-/ Αε Atti Ае+г сброса реверсивного счетчика, регистра и счетчика с переменным коэффициентом пересчета соединены с клеммой сброса.Ae / Αε Atti Ae + g reset counter, register and counter with a variable conversion factor are connected to the reset terminal.