SU632081A1 - Time-to-pulse converter - Google Patents

Time-to-pulse converter

Info

Publication number
SU632081A1
SU632081A1 SU772448430A SU2448430A SU632081A1 SU 632081 A1 SU632081 A1 SU 632081A1 SU 772448430 A SU772448430 A SU 772448430A SU 2448430 A SU2448430 A SU 2448430A SU 632081 A1 SU632081 A1 SU 632081A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
output
inputs
input
converter
Prior art date
Application number
SU772448430A
Other languages
Russian (ru)
Inventor
Виктор Николаевич Локтюхин
Сергей Григорьевич Быценко
Original Assignee
Рязанский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рязанский Радиотехнический Институт filed Critical Рязанский Радиотехнический Институт
Priority to SU772448430A priority Critical patent/SU632081A1/en
Application granted granted Critical
Publication of SU632081A1 publication Critical patent/SU632081A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Изобретение относитс  к области, вычислительной и измерительной техники и может быть использовано дл  воспроизведени  функциональных зависимостей с одновременным преобразованием формы представлени  информации, в качестве устройства линеаризации характеристик датчиков временных интервалов. Известен врем -импульс ный функциональный преобразователь, в основу работы которого положен метод кусочно-линейной аппроксимации. Преобразователь состоит из счетчика импуль сов, схемы совпадени , генератора образцовых частот, схемы сборки и частотно-импульсного множительноде .пительного устройства, на выходе которого формируютс  импульсы, длительность которых пропорциональна значению аппроксимирующей функции f Недостатком этого преобразовател   вл етс  низка  точность воспроизведе ни  при малом числе участков аппроксимации . Повышение точности за счет увеличени  числа участков аппроксимации приводит к резкому возрастанию аппаратурных затрат из-за усложнени  устройства, а также к возникновению скачкообразных изменений первой производной выходного сигнала . Известен преобразователь,содержащий реверсивный счетчик, соединенный с элементом совпадени  и двоичный умножитель С23. Недостатком такого преобразовател   вл ютс  ограниченность класса воспроизводимых функций и больша  погрешность преобразовани . Целью изобретени   вл етс  повышение точности преобразовани  и расширение класса воспроизводимых функций. Поставленна  цель достигаетс  тем, что в преобразователь, содержащий реверсивный счетчик, соединенный с элементом совпадени , и двоичный умножитель , дополнительно введены блок пам ти коэффициентов, два регистра, блок управлени , триггер и элемент совпадени . Вход преобразовател  соединен со входом одного элемента совпадени  и с потенциальным входом блока управлени , выходы которого подключены к входам блока пам ти коэффициентов, выходы которого соединены со входаиии реверсивного счетчика, счетный вход которого соединен с выходом элемента совпадени , второй вход которого подк.гаочен к выходу двоичного умножител  потенциальные выходы которого соединены со входами второго элемента совпадени . Выходы одного регистра соединены с входами двоичного умножител , а входы - с выходами реверсивного счетчика и с входами второго выходного регистра, подключенного своими выходами через второй элемент совпадени  к выходному триггеру. Импульсные выходы блока управлени  подключены к входам установки кодов реверсивного счётчика и регистров, а также к выходу установки нул  двоичного умножител  и к входу установки единицы выходного триггера.The invention relates to the field of computing and measuring technology and can be used to reproduce functional dependencies with simultaneous transformation of the information presentation form, as a device for linearizing the characteristics of time slot sensors. The time-pulse functional converter is known, which is based on the piecewise-linear approximation method. The converter consists of a pulse counter, a coincidence circuit, an exemplary frequency generator, an assembly circuit, and a frequency-pulse multiplier. The output device produces pulses whose duration is proportional to the value of the approximating function. F The disadvantage of this converter is low reproduction accuracy with a small number. approximation plots. An increase in accuracy due to an increase in the number of approximation areas leads to a sharp increase in hardware costs due to the complexity of the device, as well as to the occurrence of abrupt changes in the first derivative of the output signal. A converter is known comprising a reversible counter connected to the match element and a binary multiplier C23. The disadvantage of such a converter is the limitation of the class of reproducible functions and the large conversion error. The aim of the invention is to improve the accuracy of the conversion and the expansion of the class of reproducible functions. The goal is achieved by the fact that a coefficient block, two registers, a control unit, a trigger, and a match element are additionally inserted into the converter containing the reversible counter connected to the matching element and the binary multiplier. The converter input is connected to the input of one matching element and to the potential input of the control unit, the outputs of which are connected to the inputs of the coefficient memory, the outputs of which are connected to the input of the reversible counter, the counting input of which is connected to the output of the matching element, the second input of which is connected to the output binary multiplier whose potential outputs are connected to the inputs of the second coincidence element. The outputs of one register are connected to the inputs of a binary multiplier, and the inputs are connected to the outputs of a reversible counter and to the inputs of a second output register connected by their outputs through a second matching element to the output trigger. The pulse outputs of the control unit are connected to the inputs of the installation of the codes of the reversible counter and registers, as well as to the output of the installation of the binary multiplier zero and to the input of the installation of the unit of the output trigger.

На чертеже изображена структурна  схема преобразовател .The drawing shows a block diagram of the Converter.

Вход устройства соединен с входом блока управлени  1 и через первый элемент совпадени  2 со счетным входом реверсивного счетчика 3. Второй вход элемента совпадени  2 соединен с выходом двоичного умножител  4, на импульсный вход которого подаетс  опорна  частота, а потенциальные входы соединены с выходами регистра преобразовател  5. Потенциальные входы регистра преобразовател  5 соединены с выходами счетчика 3 потенциальные входы которого подключены к выходам блока пам ти коэффициентов б, входы которого соединены с потенциальными выходами блока управлени  1. Потенциальный выход блока управлени  1 подключен к шине знака счетчика 3, а импульсные выходы - ко входам установки кодов счетчика 3, регистра преобразовател  5, выходного регистра 7 ко входу установки нул  счетчика умножител  4 и ко входу установки единицы выходного триггера 8. Входы регистра 7 подключены к выходам счетчика 3, а выходы - к потенциальным входам элемента совпадени  9, другие потенциальные входы которого подключены к выходам двоичных разр дов счетчика умножител  4, Импульсный выход элемента совпадени  9 подключенThe input of the device is connected to the input of the control unit 1 and through the first matching element 2 to the counting input of the reversible counter 3. The second input of the matching element 2 is connected to the output of binary multiplier 4, to the pulse input of which the reference frequency is fed, and the potential inputs are connected to the outputs of the register of converter 5 Potential inputs of the register of converter 5 are connected to the outputs of the counter 3 whose potential inputs are connected to the outputs of the coefficient memory block b, the inputs of which are connected to the potential outputs Dam of the control unit 1. The potential output of the control unit 1 is connected to the bus of the counter 3 sign, and the pulse outputs - to the inputs of the installation of the codes of the counter 3, the register of the converter 5, the output register 7 to the input of the zero setting of the counter of the multiplier 4 and to the installation of the output trigger unit 8 The inputs of the register 7 are connected to the outputs of the counter 3, and the outputs to the potential inputs of the coincidence element 9, the other potential inputs of which are connected to the binary outputs of the counter of the multiplier 4, the pulse output of the coincidence element 9 connected

нул zero

ко входу установки to the entrance of the installation

триггера I ftrigger I f

8, с единичного выхода которого,  вл ющегос  выходом устройства, снимаетс  выходной импульс, длительность которого пропорциональна значению аппроксимирующей Функции.8, from a single output of which, being the output of the device, an output pulse is taken, the duration of which is proportional to the value of the approximating Function.

Claims (2)

1.Авторское свидетельство СССР t 353543, и 03 К 13/20, 30.11.70.1. Authors certificate of the USSR t 353543, and 03 K 13/20, 30.11.70. 2.Авторское свидетельство СССР № 363990, Н 03 К 13/20, 04.12.70.2. USSR author's certificate No. 363990, H 03 K 13/20, 04.12.70.
SU772448430A 1977-01-26 1977-01-26 Time-to-pulse converter SU632081A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772448430A SU632081A1 (en) 1977-01-26 1977-01-26 Time-to-pulse converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772448430A SU632081A1 (en) 1977-01-26 1977-01-26 Time-to-pulse converter

Publications (1)

Publication Number Publication Date
SU632081A1 true SU632081A1 (en) 1978-11-05

Family

ID=20693998

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772448430A SU632081A1 (en) 1977-01-26 1977-01-26 Time-to-pulse converter

Country Status (1)

Country Link
SU (1) SU632081A1 (en)

Similar Documents

Publication Publication Date Title
SU632081A1 (en) Time-to-pulse converter
GB1240385A (en) Improvements in or relating to waveform measuring
SU807325A1 (en) Device for determining derivative sign
SU545994A1 (en) Integrator
SU627469A1 (en) Graphic information display
SU665400A1 (en) Selector of pulses by duration
SU474027A1 (en) Device for registering cartographic information
SU798831A1 (en) Frequency multiplier
SU716005A1 (en) Digital integrating voltmeter
SU934495A1 (en) Differentiating device
SU542338A1 (en) Periodic pulse frequency multiplier
SU811158A1 (en) Digital instanteneous value phase meter
SU557357A1 (en) Data entry device
SU811281A1 (en) Device for differentiating pulse-prequency signals
SU1018190A1 (en) Pulse recurrence frequency multiplier
SU574669A2 (en) Multi-channel device for registering coordinates of developing crack
SU1190265A1 (en) Method of measuring shaft rotational speed and device for accomplishment of same
SU538474A1 (en) Broadband pulse frequency multiplier
SU809070A1 (en) Device for measuring frequency response
SU377789A1 (en) MULTI-CHANNEL PULSES ANALYZER
SU898339A1 (en) Frequency meter
SU1510000A1 (en) Device for measuring fluctuation of magnetic tape transport speed
SU601625A1 (en) Frequency-code converter
SU557325A1 (en) Device for determining the moment of occurrence of an extremum
SU822327A1 (en) Pulse repetition frequency multiplying device