SU1688378A1 - Фазовый детектор - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в устройствах фазовой автоподстройки частоты. Цель изобретени  - повышение точности детектировани  за счет исключени  формировани  ложных импульсов. Фазовый детектор содержит четыре элемента И-НЕ 1 -4, элемент И 5, первый элемент ИЛИ 6, инвертор 7 и второй элемент ИЛИ 8. Предлагаемый фазовый детектор сохран ет высокую точность детектировани  при малых фазовых сдвигах входных сигналов и при различных задержках его элементов 1 ил.

Description

Изобретение относится к радиотехнике и может быть использовано для построения устройств фазовой звтоподстройки частоты.

Цель изобретения - повышение точности детектирования за счет исключения формирования ложных импульсов.

На чертеже представлена принципиальная электрическая схема предлагаемого фазового детектора.

Фазовый детектор содержит четыре элемента И-НЕ 1 - 4, элемент И 5, первый элемент ИЛИ 6, инвертор 7 и второй элемент ИЛИ 8.

Предлагаемый фазовый детектор работает следующим образом.

Сигналы 1 установлены на первом и втором входах фазового детектора, на выходе второго элемента И-НЕ 2, на выходе четвертого элемента И-НЕ 4 и на выходе элемента И 5. На остальных выходах установлены сигналы О”. Срез импульса по первому входу фазового детектора вызовет переключение в 1 первого элемента И-НЕ 1 и в О-элемента И 5. Затем переключаются в 1 инвертор 7 и в О второй элемент И-НЕ 2, что вызывает формирование фронта на выходе первого элемента ИЛИ 6. Срез импульса по второму входу фазового детектора вызовет переключение в 1 третьего элемента И-НЕ 3, а затем в О” - четвертого элемента И-НЕ 4 и первого элемента ИЛИ

6. Поскольку разрешающий сигнал 0 на выходе второго 2 и четвертого 4 элементов И-НЕ появляется позже запрещающего сигнала 1 на выходе первого 1 и третьего 3 элементов И-НЕ, го при любых малых сдвигах срезов импульсов на входах фазового детектора исключено формирование ложных коротких импульсов по выходу первого 6 и второго 8 элементов ИЛИ. При очень малых сдвигах срезов импульсов на входах фазового детектора, т.е. когда срез импульса на выходе второго 2 элемента ИНЕ опережает фронт импульса на выходе третьего 3 элемента И-НЕ на время, недостаточное для переключения первого элемента ИЛИ 6, на выходе_элемента И-ЛИ 6 удерживается сигнал Ό. Это соответствует алгоритмически правильной работе функционально устойчивого фазового детектора с конечным быстродействием при воздействии на него срезов входных импульсов с временным интервалом меньшим его собственного быстродействия.

Последний из фронтов импульсов на первом или втором входе фазового детектора вызовет переключение в Г элемента

И 5, затем в 0 инвертора 7, в ”1 второго 2 и четвертого 4 элементов И-НЕ и далее в 0 первого 1 и третьего 3 элементов И-НЕ. На этом переходе отсутствие ложных импульсов на выходах первого 6 и второго 8 элементов ИЛИ обеспечивается опережением фронта сигнала на выходе элемента И 5 среза на выходе инвертора 7, так как гарантируется наличие сигнала 1 на третьих входах элементов ИЛИ 6 и 8 до переключений триггеров, реализованных на элементах И-НЕ 1-4.

Предлагаемый фазовый детектор не содержит опасных состязаний, что повышает его функциональную устойчивость, которая выражается этом, что в неосновном режиме работы, когда временной сдвиг между срезами импульсов входных сигналов меньше задержки устройства, в предлагаемом фазовом детекторе отсутствует возможность появления ложных импульсов на выходах.

Claims (1)

1. •Формула изобретения

   Фазовый детектор, содержащий четыре элемента И-НЕ, элемент И, первый элемент ИЛИ и инвертор, при этом выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первыми входами первого элемента И-НЕ и первого элемента ИЛИ, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, выход которого соединен с первым входом третьего элемента И-НЕ, второй вход второго элемента И-НЕ соединен с вторым входом четвертого элемента И-НЕ, отличающийся тем, что, с целью повышения точности детектирования за счет исключения формирования ложных импульсов, введен второй элемент ИЛИ, первый вход которого соединен с выкбдом четвертого элемента И-НЕ, вторые входы первого и второго элементов ИЛ И соединены соответственно с выходами третьего и первого элементов И-НЕ, третьи входы первого и второго элементов ИЛИ соединены с выходом элемента И и с входом инвертора, выход которого соединен с вторым входом второго элемента И-НЕ, первый вход элемента И соединен с вторым входом первого элемента И-НЕ и является первым входом фазового детектора, второй вход элемента И соединен с вторым входом третьего элемента И-НЕ и является вторым входом фазового детектора, причем выходы элементов ИЛИ являются выходами фазового детектора,