SU1688286A1

SU1688286A1 - A shift register

Info

Publication number: SU1688286A1
Application number: SU894766628A
Authority: SU
Inventors: Геннадий Сендерович Брайловский; Илья Маркович ЛАЗЕР
Original assignee: Всесоюзный Научно-Исследовательский Институт Радиовещательного Приема И Акустики
Priority date: 1989-12-04
Filing date: 1989-12-04
Publication date: 1991-10-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл построени многоразр дных регистров сдвига преимущественно в виде интегральных схем на потенциальных логических элементах . Цель изобретени - упрощение регистра . Это достигаетс тем. что регистр сдвига содержит распределитель 3, коммутатор 5 и триггеры 4 с соответствующими св з ми. При построении регистра на «МОП-транзисторах коммутатор 5 К входов на один выход в два раза проще, чем К коммутаторов деа входа на один выход, использующихс в известном регистре. Кроме того, в предлагаемом регистре уменьшено количество триггеров 4 при разр дности распределител 3 более двух. 1 ил.. 1 табл. ЈThe invention relates to computing and can be used to build multi-bit shift registers primarily in the form of integrated circuits on potential logic elements. The purpose of the invention is to simplify the register. This is achieved by those. that the shift register contains valve 3, switch 5, and triggers 4 with corresponding connections. When building a register on MOSFETs, the switch 5K of inputs to one output is two times simpler than the K switches used for input to one output, which are used in a known register. In addition, in the proposed register, the number of triggers 4 is reduced when the distributor 3 is more than two. 1 or 1 tab. J

Description

ОABOUT

со со гоfrom

0000

оabout

Изобретение относитс к вычислительной технике и может быть использовано дл построени многоразр дных регистров сдвига, преимущественно, в виде интегральных схем на потенциальных логических элементах.The invention relates to computing and can be used to build multi-bit shift registers, mainly in the form of integrated circuits on potential logic elements.

Цель изобретени - упрощение регистра сдвига.The purpose of the invention is to simplify the shift register.

На чертеже представлена электрическа схема регистра сдвига.The drawing shows an electrical diagram of the shift register.

Регистр содержит информационный вход 1, тактовый вход 2, распределитель 3, триггеры 4, коммутатор 5.The register contains information input 1, clock input 2, valve 3, triggers 4, switch 5.

Распределитель 3 может быть построен как счетчик с унитарным кодированием либо как счетчик и дешифратор. Коммутатор 5 может быть выполнен как логический элемент И-ИЛИ-НЕ либо как мультиплексор на ключах.The distributor 3 can be built as a counter with unitary coding or as a counter and a decoder. Switch 5 can be performed as a logical element AND-OR-NOT or as a multiplexer on the keys.

Функционирование регистра на примере обработки входной последовательности логических переменных А1, А2АК из начального состо ни лог.О на выходах всех триггеров 4 по сн етс таблицей, в которой показаны: состо ни распределител 3, входа 1, триггеров 4 и выхода 6. Распределитель 3 производит отсчет по модулю К импульсов на входе 2.The operation of the register on the example of processing the input sequence of logical variables A1, A2AK from the initial state of the log. The outputs of all the triggers 4 are explained in the table, which shows: states of the distributor 3, input 1, triggers 4 and output 6. The distributor 3 produces count modulo K pulses at the input 2.

По первому такту первый триггер 4 первой группы устанавливаетс в состо ние а1, а по К-му такту второй триггер 4 первой группы - в состо ние а1. На выходе последнего триггера 4 первой группы сигнал at по вл етс в (ггК - п - К + 2}-ом такте, а на выходе 6 сигнал а1 - в (п-К - п + 1)-ом такте.In the first cycle, the first trigger 4 of the first group is set to the a1 state, and in the Kth cycle, the second trigger 4 of the first group is set to the a1 state. At the output of the last trigger 4 of the first group, the signal at appears in the (yy - k - K + 2} th cycle, and at output 6 the signal a1 - in the (nk - n + 1) -th cycle.

Тактовый вход п-го триггера 4 первой группы соединен с m-ым выходом распределител 3:mH 1-n-k The clock input of the n-th trigger 4 of the first group is connected to the m-th output of the distributor 3: mH 1-n-k

, где п - число where n is a number

триггеров 4 в группе; k - число выходов распределител 3; - ближайшее не большее целое.triggers 4 per group; k is the number of outputs of the distributor 3; - the nearest is not a larger integer.

Таким образом, устройство выполн ет сдвиг информации, име эффективную разр дность п(к -1). При этом количество одно- ступенчатых триггеров 4 в регистреThus, the device performs information shift, having an effective width n (k -1). The number of one-step triggers 4 in the register

составл ет n-k.is nk.

Claims

Shift Register containing a distributor whose input is a clock input of a register, a trigger group, a switch whose output is a register output, and information inputs are connected to the last triggers of the respective groups, information inputs of the group triggers, except the first, are connected to the outputs previous triggers of the same groups, characterized in that. in order to simplify the register, the information inputs of the first triggers of all register groups are combined and are the information input of the register, the clock input of the J-trigger of the 1st group is connected to (l-j-k

-j-A) - by the output of the distributor, where

TO

, 2, ... n; n is the number of triggers in the group; , ..., k;, k is the number of outputs of the distributor, is the nearest integer, and the control input of the switch is connected to l-n-1

five

0

five

0

five

On-1-k

) -. m outlet distributor.