SU1688246A1

SU1688246A1 - Генератор нечетких чисел

Info

Publication number: SU1688246A1
Application number: SU894773784A
Authority: SU
Inventors: Владимир Юрьевич Анисимов; Эдуард Васильевич Борисов
Original assignee: Военная академия им.Ф.Э.Дзержинского
Priority date: 1989-12-26
Filing date: 1989-12-26
Publication date: 1991-10-30

Abstract

Изобретение относитс к вычислительной технике и может быть ис- . пользовано дл получени нечетких чисел, моделирующих процессы дискретного регулировани с изменением требований по точности регулировки. Цель изобретени - расширение класса распределений формируемых нечетких чисел1. Генератор содержит датчики 4 и 15 равномерно распределенных случайных чисел, формирователь 10 шага приращени , формирователь 21 размаха функции принадлежности, генератор 1 одиночного импульса, элементы 2, 13 и 1А задержки, генератор 3 тактовых импульсов, сумматор 5, накапливающие сумматоры 6 и 18, блоки 7, 20, 4 и 28 сравнени , элементы И 8 и 26, умножители 11, 16 и 22, регистры 12, 19, 23 и 29 пам ти, блок 17 вычитани , элемент ИЛИ Z7, счетчики 30 и 9 импульсов , дешифратор 31. 1 ил. - S

Description

Изобретение относится к вычислительной технике и может быть использовано для генерации нечетких чисел с функцией принадлежности симметричного вида типа примерного равенства.

Цель изобретения - расширение класса распределений формируемых нечетких чисел.

На чертеже представлена структурная схема генератора,

Генератор содержит генератор 1 одиночного импульса, первый элемент 2 задержки, генератор 3 тактовых имн пульсов (ГТИ), датчик 4 равномерно распределенных случайных чисел (ДРРСЧ), сумматор 5, накапливающий сумматор 6, блок 7 сравнения, элемент И 8, счетчик 9 импульсов, формирователь 10 шага приращения и умножитель 11, другой вход которого соединен с выходом регистра 12 памяти, элементы задержки 13 и 14, датчик 15 равномерно распределенных случайных чисел, умножитель 16, блок 17 вычитания, сумматор 18, регистр 19 памяти, блок 20 сравнения, формирователь 21 размаха функции принадлежности, умножитель 22, регистр 23 памяти, блок 24 сравнения, регистр 25 памяти, элемент И 26 и элемент ИЛИ 27, блок 28 сравнения, регистр 29 памяти, счетчик 30 импульсов, дешифратор 31 числа циклов.

Формирователи 10 и 21 выполнены ₍в виде1 ПЗУ, работающих в режиме считывания. Формирователи 10 и 21 последовательно вырабатывают убывающие числа 1,0, 5, 0, 25 и т.д.

Генератор нечетких чисел работает следующим образом.

При включении питания генератор 1 вырабатывает одиночный импульс, который обнуляет счетчики 9, 30 и накапливающий сумматор 6. После переходных процессов по обнулению, длительность которых определяет задержку сигнала в элементе 2 задержки, запускается ГТИ 3_f который вырабатывает последовательность импульсов. По первому импульсу датчики 4, 15,вырабатывают случайные числа х⁽р, х¹ ₂соответственно с равномерным распределением в интервале [0,lJ. В регистре 12 записан начальный шаг дискретного регулирования йу^ , который в рассматриваемом масштабе моделирования процесса регулирования существенно превышает единицу.

Поскольку счетчик 9 вначале обну-> лен, то на выходе формирователей 10 I и 21 вначале (в первом цикле регулирования), формируются единицы (К₃ = 1). Поэтому в первом цикле регулирования по первому импульсу ГТИ 3 на выходе первого сумматора 5 формируется сумма у⁽Л= АУ^ + * 4 \ ^ко~ торая по импульсу ГТИ 3, задержанному в элементе задержки на время пере ходных процессов в блоках k и 5, заносится в накапливающий сумматор 6. Этот сигнал сравнивается в блоке 24 сравнения с левой гранией Гл , а в бл< ке 28 сравнения - с правой границей ГПр предельного интервала значений регулируемого параметра, которые находятся в непосредственной близости к наиболее ожидаемому Г^ значению регулируемого параметра. Значения Гд и ГПр хранятся в регистрах 25 и 29 памяти. Если Гд<у⁽’⁾4Гпр) то на выходе элемента И 26 формируется уровень логической единицы, который через элемент ИЛИ 27 останавливает ГТИ 3. Это означает, что на первом шаге регулирования в первом же цикле достигнута цель регулирования ,

Если этого не происходит, то по сигналу х⁽^ от датчика 15, который умножается в умножителе 16 на величину G*¹'’ (которая хранится в регистре 23 памяти и означает полуразмах функции принадлежности типа примерного в первом цикле регулирования в цикле наиболее грубого регулирования) на выходе блока 17 вычитания формируется текущее значение левой границы Г⁽Л интервала значений регуН лируемого параметра в первом цикле регулирования, а на выходе сумматора 18' - правой границы Г⁽ _п'р . Значение Г_о^· хранится _цпри этом регистре 19 памяти. Если сигнал на выходе накопительного сумматора 6 находится в пределах интервала [Ύ Г , то на выходах блоков 7 и 20 сравнения наблюдаются уровни логической единицы,- поэтому импульс ГТИ 3, задержанный в элементе задержки 14 на время переходных процессов в блоках 7, 20, проходит через первый элемент И 8 и поступает в счетчик 9.

Это означает, что в первом шаге первого цикла регулирования осуществилось грубое достижение нечетко задан ного требуемого значения параметра регулирования .

Если этого не происходит, то первый цикл регулирования продолжается и по очередному импульсу ГТИ 3 проПо сигналу на выходе элемента

ИЛИ 27 останавливается ГТИ 3 и сфер мированное значение параметра регулирования в накопительном сумматоре 5 6 означает нечеткое число, соотвстисходят указанные ранее процессы. В накопительном сумматоре 6 производится суммирование входного сигнала с хранящейся в нем информацией, если она не выходит за правую границу интервала в большую сторону, и его вычитание, если выходит. Для этого сигнал с выхода блока 7 сравнения подается на управляющий вход накапливающего сумматора 6,

В результате на выходе элемента И 8 формируется импульс, по которому счетчик 9 переходит в единичное состояние·, что означает окончание первого цикла регулирования. Наступает второй цикл регулирования. По этому состоянию на выходе формирователя 10 формируется величина «₂< 1, например Кj' = 0,5, которая поступает на вход умножителя 11, что означает уменьшение детерминированной составляющей дискретного шага регулирования вдвое. По этому же состоянию счетчика 9 формирователь 21 также вырабатывает сигнал меньше единицы, например 0,5, который поступает на вход умножителя 22 и в результате полуразмах функции принадлежности уменьшается вдвое.

Таким образом, наступает второй цикл регулирования, в котором все процессы протекают аналогично пер- . вому, но обеспечивается более точная подстройка к нечеткому требуемому значению параметра регулирования, заданного с меньшим значением размаха функции принадлежности, чем в первом цикле, и с меньшим шагом дискретизации регулирования .

Если во втором цикле удается войти в требуемый более узкий интервал, то вновь на выходе элемента И 8 формируется импульс, которй переводит счетчик в состояние два, формирователи 10 и 21 вырабатывают меньшие значения сигналов, например 0,25, и указанные процессы повторяются.

Все это происходит до момента появления импульса на выходе элемента И 26, что означает конец регулирования .

стзующее нечеткому значению регулируемого параметра. В качестве нечеткого числа может быть принято и зна₁₀ чение сигнала на выходе счетчика 30, которое означает нечеткую длительность регулирования.

Для исключения теоретически возможного зацикливания генератора используется стандартный двоичный дешифратор 31, настроенный на предельное число циклов регулирования. При срабатывании дешифратора происходит 2Q останов ГТИ 3.

Claims

Формула изобретения

Генератор нечетких чисел, содер25 жащий генератор одиночного импульса,

-два элемента задержки, генератор тактовых импульсов, первый датчик равномерно распределенных случайных чисел, первый сумматор, накапливаю30 щий сумматор, два блока сравнения, первый элемент И, блок вычитания, четыре регистра памяти и элемент ИЛИ, причем выход генератора одиночного импульса через первый эле мент задержки соединен с входом за35 пуска генератора тактовых импульсов, выход которого соединен с входом оп роса датчика равномерно распределенных случайных чисел, выход которого со единен с первым входом первого сумматора, выход которого соединен с о информационным входом накапливающего сумматора, выход которого соединен с первыми входами первого и вто45 рого блоков сравнения, выходы которых соединены соответственно с первым и вторым входами первого эле- . мента И, отличающийся тем, что, с целью расширения класса рас50 пределений формируемых нечетких чисел, в него дополнительно введены второй датчик равномерно распределенных случайных чисел, второй сумматор, два счетчика импульсов, фор$ мирователь шага приращения, три умножителя, дешифратор числа циклов, формирователь размаха функции принад-¹лежности, третий и четвертый блоки сравнения, второй элемент И, пятый регистр памяти, третий элемент задержки, причем выход генератора тактовых импульсов соединен со счетным! входом первого счетчика, с входом опроса второго датчика равномерно распределенных случайных чисел и с входом второго элемента задержки, выход которого соединен с тактовым входом накапливающего сумматора и ,θ через третий элемент задержки - с третьим входом первого элемента И, выход которого соединен со счетным входом второго счетчика, выход которого соединен с входами формирователя шага приращения и формирователя размаха функции принадлежности, выход которого соединен с входом дешифратора числа циклов и первым входом первого умножителя, ₂о второй вход и выход которого соединен соответственно с выходом первого регистра памяти и первым входом второго умножителя, второй вход которого соединен с выходом второго 25 датчика равномерно распределенных случайных чисел, а выход - с первым входом второго сумматора и входом вычитаемого блока вычитания, вход уменьшаемого которого соединен с 30 выходом второго регистра памяти и вторым входом второго сумматора, выход которого соединен с вторым входом первого блока сравнения, выход блока вычитания соединен с вторым входом второго блока сравнения, выход которого соединен с входом задания направления суммирования накапливающего сумматора, выход которого соединен с первыми входами третьего и четвертого блоков сравнения, выходы которых соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом дешифратора числа циклов и входом останова генератора тактовых импульсов, вторые входы третьего и четвертого блоков сравнения соединены соответственно с выходами третьего и четвертого регистров памяти, выход формирователя шага приращения соединен с первым входом третьего умножителя, второй вход и выход которого соединены соответственно с выходом пятого регистра памяти и вторым входом первого сумматора, выход генератора одиночного импульса соединен с входами обнуления первого и второго счетчиков и накапливающего сумматора, выходы первого и второго счетчиков и элемента ИЛИ являются соответственно выходами нечеткого значения длительности регулирования, нечеткого значения регулируемого параметра и признака окончания формирования генератора.