SU1674231A1 - Устройство синхронизации воспроизводимых данных - Google Patents

Устройство синхронизации воспроизводимых данных Download PDF

Info

Publication number
SU1674231A1
SU1674231A1 SU894744754A SU4744754A SU1674231A1 SU 1674231 A1 SU1674231 A1 SU 1674231A1 SU 894744754 A SU894744754 A SU 894744754A SU 4744754 A SU4744754 A SU 4744754A SU 1674231 A1 SU1674231 A1 SU 1674231A1
Authority
SU
USSR - Soviet Union
Prior art keywords
phase
input
clock
output
bus
Prior art date
Application number
SU894744754A
Other languages
English (en)
Inventor
Валерий Александрович Чулков
Original Assignee
Научно-исследовательский институт вычислительной техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт вычислительной техники filed Critical Научно-исследовательский институт вычислительной техники
Priority to SU894744754A priority Critical patent/SU1674231A1/ru
Application granted granted Critical
Publication of SU1674231A1 publication Critical patent/SU1674231A1/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Изобретение относитс  к технике воспроизведени  данных в накопител х на магнитных дисках. Изобретение позвол ет повысить точность синхронизации. Воспроизводимые сигналы данных поступают на входную шину 5 и в фазовом детекторе 6 сравниваютс  по фазе с синхросигналами, формируемыми след щим фильтром 3. Результат фазового сравнени  с помощью блока 7 управлени  измен ет врем  задержки линии 2 задержки, питаемой опорными сигналами стабильной частоты генератора 1, так, что фаза синхросигнала постепенно приближаетс  к фазе входного сигнала и в дальнейшем отслеживает ее изменени .

Description

с/
С
О
VI
N ю
CJ
Изобретение относитс  к технике воспроизведени  данных в накопител х на магнитных дисках.
Целью изобретени   вл етс  повышение точности синхронизации
На чертеже представлена схема предлагаемого устройства синхронизации воспроизводимых данных.
Устройство содержит соединенные последовательно опорный генератор 1.управ- л емую линию 2 задержки, след щий фильтр 3 и выходную шину 4 синхросигнала , а также соединенный одним входом с входной шиной 5 данных фазовый детектор 6, выход которого через блок управлени  7 подключен к управл ющему входу управл емой линии 2 задержки. Другой вход Фазового детектора 6 подключен к выходной шине 4 синхросигнала.
Устройство синхронизации работает следующим образом.
В отсутствии входных сигналов воспроизводимых данных блок 7 управлени  выдает посто нно одно и то же управл ющее двоичное слово на управл емую линию 2 задержки, на выходе которой формируетс  задержанна  копи  опорного сигнала генератора 1.
В процессе воспроизведени  сигналы данных, приход щие на входную шину 5, сравниваютс  по фазе с выходными синхросигналами на шине 4 в фазовом детекторе 6. Если синхросигнал отстает по фазе от входного сигнала, то на выходе фазового детектора 6 будет логический О и выход-
нос двоичное слово блока 7 управлени  уменьшаетс  на единицу, что приведет к уменьшению времени зл -ржки линии 2 задержки и, следовательш. к смещению выходного синхросигнала на шине 4 в сторону компенсации фазовой ошибки. Совершенно аналогично работает устройство и в случае , когда сигхросигнал опережает момент поступлени  входного сигнала, с той разницей , что на этот раз двоичное слово блока 7 управлени  увеличитс  на единицу и задержка выходного синхросигнала возрастает. Таким образом, с каждым входным сигналом данных, поступившим на шину 5, осуществл етс  приближение по фазе выходного синхросигнала к входному сигналу. После приближени  на заранее заданную величину , определ емую инерционными свойствами фильтра 3, выходной синхросигнал следит за всеми изменени ми фазы входного сигнала.

Claims (1)

  1. Формула изобретени  Устройство синхронизации воспроизводимых данных, содержащее соединенные последовательно опорный генератор, управл емую линию задержки, след щий фильтр и выходную шину синхросигнала, а также соединенный одним входом с входной шиной данных фазовый детектор, выход которого через блок управлени  подключен к управл ющему входу управл емой линии задержки, отличающеес  тем, что, с целью повышени  точности синхронизации, друюй вход фазового детектора подключен к выходной шине синхросигнала.
SU894744754A 1989-10-02 1989-10-02 Устройство синхронизации воспроизводимых данных SU1674231A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894744754A SU1674231A1 (ru) 1989-10-02 1989-10-02 Устройство синхронизации воспроизводимых данных

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894744754A SU1674231A1 (ru) 1989-10-02 1989-10-02 Устройство синхронизации воспроизводимых данных

Publications (1)

Publication Number Publication Date
SU1674231A1 true SU1674231A1 (ru) 1991-08-30

Family

ID=21472379

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894744754A SU1674231A1 (ru) 1989-10-02 1989-10-02 Устройство синхронизации воспроизводимых данных

Country Status (1)

Country Link
SU (1) SU1674231A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 590810, кл. G 11 В 5/09, 1977. Авторское свидетельство СССР № 618783, кл. G 11 В 5/09, 1978. Патент EP № 0240232, кл. Н 03 L 7/00, 1988. *

Similar Documents

Publication Publication Date Title
KR890009115A (ko) 클럭 재생 장치
CA2061524A1 (en) Phase/frequency comparator for timing recovering circuit
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
US4520408A (en) Clock signal synchronization apparatus and method for decoding self-clocking encoded data
US5786953A (en) Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector
SU1674231A1 (ru) Устройство синхронизации воспроизводимых данных
KR100221438B1 (ko) 동기 클록 발생 회로
JPS622377B2 (ru)
ATE109327T1 (de) Synchronisation von digitalen audiosignalen.
SE9402708D0 (sv) Dämpning av pekarjitter i en desynkronisator
EP0160398A3 (en) Signal processing apparatus
US5012493A (en) Phase difference-adjusting circuit
JPS558103A (en) Reproducing system of timing information
DE59008700D1 (de) Synchronisiereinrichtung für ein Digitalsignal.
GB1247717A (en) Electronic phasing system
SU1278941A1 (ru) Устройство дл синхронизации воспроизведени цифровой магнитной записи
JP2576547B2 (ja) クロック信号再生回路
SU622148A1 (ru) Устройство выделени информации из частотно-модулированного сигнала
US4189757A (en) System for decoding data on a magnetic medium
JPH0250665B2 (ru)
SU1262566A1 (ru) Устройство дл цифровой магнитной записи-воспроизведени
JPS5443614A (en) Fm recording system and its reproducer
SU1561098A1 (ru) Устройство дл восстановлени информации
JP2636349B2 (ja) 位相制御回路
SU723657A1 (ru) Устройство дл воспроизведени сигналов с магнитного носител