SU1667256A2 - Кодер видеосигнала - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике св зи. Использование изобретени  позвол ет повысить точность кодировани  благодар  тому, что дл  квантовани  первого элемента трансформанты Адамара (дл  группы из четырех элементов кодируемого видиосигнала) используетс  более эффективна  стратеги , нежели в прототипе. 1 ил.

Description

Июбрет ние относитс  к вычислительной технике и ТР/НИКР СРЯЗИ касает .   усовершенствовани  кодера по ант СУ № 1506554 и может быть использовано в ци{рпвых телевизионных системах со сжатием видеоданннх

Цель изобретени  повышение точно- сги кодировани 

На чеотеже приведена блок-схема коде ра

одер содержит блок 1 временных за держек лерпый-чегвертыи блоки 2 5 сум мировани  первыи-дес тый блоки 6 15 вычитани  первыи-шестои коммутаторы 15 21, блок 2 сравнени  кодов блок 23 инвертировани  перв :йи GCTOHблоки 24 29 .делени  первый и второй блоки 30 31 вы числени  моделей синхро ечератор 32 преобразователь 33 параллельного кода d последовательный и элемент ИСКЛЮЧАЮ LU,IF ИЛИ 34 На чертеже обозначены также информационный вход 35 и вход 36 опорного кода

Принцип рс|б ты кодера заключаетс  ь следующем

На входы блока 1 временных задержек поступает видеосигнал в цифровом виде (дискрегизированныи и квантованный на 64 уровн ) В блоке 1 временных зтдержег, ссу- ществл етс  преобразование четырех по следовательно поступающих на вход отсчетов а0 ai 32 и аз видеосигнала в парал лельныи четырехэлементный сигнал Группа из четырех элементов изображени  подвергаетс  быстрому преобразованию Адамара и в результате формируютс  элементы трансформанты Адамара

I Ь0 а0 +ai + 32 + а-

bi Зо - ai + а° - аа

i - а0 + ai - 32 аз

tn а0 - ai - 32 + аз

(1)

Так как 0 а, 63 (i - 0, 1 2. 3), то из (1) следует что О Ь0 S 252,

а 126 bj 126 где 123

Таким образом на кодирование bi необходимо затратить 8 бит причем один из разр дов bj  вл етс  знаковым Сжатие потока видеоданных в 1,5 раза в рассматриваС/ )

С

10

М jhO

(Л ,0

|ЧЭ

емом кодере получено семиразр дным кодированием bo и трехразр дным кодированием , D2, Ьз

На приемной стороне элементы ai декодируемой группы восстанавливаютс  по правилу:

ао 4-(bV bV bV th).

I макс

сти от значени  bo дл  каждого кодируемое квартета элементов а0, ai, 32 и 33 В основу адаптивного кодировани  положена зави симость границ (верхней и нижней) изменени  bj(j 1, 2, 3)от bo

boесли bo 126 ,

(252 - bo если Ь0 126

(2)

aV - (bo-bi+VVb-s).

32 (Ь0+ Ь1-1э2- Ьз),

aV (bV bY rV ta),

при bo 126,

гдеЪ| - элементы трансформанты после огрублени 20 или

v252 4 bo- |b2 Ьз Sbi 252 Шесть передаваемых разр дов Ь0  вл ютс  старшими разр дами восьмиразр дно--Ь0 -jba + Ьз|(3) го кода bo Один из трех передаваемых

разр дов bj  вл етс  знаковым Два других 25 при 126 Ьп 252 разр да вычисл ютс  по адаптивной процедуре .Дл  каждой кодируемой группы в кодеАдаптаци  заключаетс  в выборе пере-ре вычисл ютс  верхн   (А) и нижн   (В)

даваемого значени  bh(h 2, 3) в зависимо-границы квантовани  bi

л f bo - |b2 - Ьз |при bo 126

{ 252 - bo - |b2 + Ьз при 126 b0 :

в f - bo + |b2 + Ьз I. при bo 126 .

f - Do -r |D2 + 03 |при Do .

{ - 252 + b0 + |b2 - b3 | при 126 bo 252 ,

Квантование bi производитс  на интервале (О, А), если bi 0, и на интервале (В 0) в случае bi 0 Значени  границ А и В формируютс  соответственно на втором и третьем коммутаторах 17,18, а выбор интервала квантовани  (О, А) или (В, 0) осуществл етс  с помощью четвертого коммутатора 19, на управл ющий вход которого подаетс  знаковый разр д bi.

Таким образом, в кодере реализовано двухэтапное адаптивное квантование высокочастотных элементов трансформанты на первом этапе квантуютс  Ь2 и Ьз в зависимости от bo, на втором - bi в зависимости от bo, Ьг и Ьз Такое высокоадаптивное кодирование позвол ет сохран ть большую часть малоконтрастных переходов, особенно при малых и больших значени х bo

Значени  А и В могут иметь одинаковый знак Например, дл  кодируемой группы а0 40 ai - 5,32 5, аз 5 элементы

10Адаптаци  же bi заключаетс  в выборе

передаваемого значени  bi в зависимости от значени  Ь0, Ь2 и Ьз дл  каждой кодируемой группы Значение bi выбираетс  на следующих интервалах

15

- Ь0 + |b2 -I Ьз| bi Ь0- |b2 Ьз|

трансформанты равны. Ь0 55, bi 35, Ьз 35. при этом 15 bi 55 Таким образом, поскольку bi 0, то в рассматриваемом кодере bi будет квантоватьс  на интервале (0, 55) На самом же деле интервал квантовани  bi меньше и равен (15, 55) Можно показать что при одинаковых знаках А и D интервал квантовани  bi меньше величины А и равен (А - В) при bi 0, а при bi 0 меньше величины |в| и равен (В - А) Следовательно, в рассматриваемом устройстве возможно повышение точности преобразовани  bi (при одинаковых знаках А и В) и, как следствие, улучшение качества кодированных изображений Это достигаетс  благодар  тому, что на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 34 подаютс  знаковые разр ды А и В При совпадении разр дов сигнал на выходе элемента будет равен нулю Затем производитс  вычитание В из А причем раз ность снимаетс  без трех младших разр  дов В результате формируетс  код

А-В)

, который подаетс  на информа

ционные входы шестого коммутатора 21, на вторые информационные входы которого

АВ

поступает код -г или -т с выхода четвертого коммутатора 19 Шестой коммутатор 21 управл етс  сигналом с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34. Если сигнал на выходе этого элемента равен 0, то к выходу коммутатора 21 подключаетс  код

( А - В ) п Далее производитс  вычислео

ние кода разности (bi - В), который поступает на информационные входы п того коммутатора 20, на другие информационные входы которого передаетс  код bi с выхода третьего блока 8 вычитани  П тый коммутатор 20. как и шестой, управл етс  сигналом с выхода элемента 31. В случае равенства нулю этого сигнала к выходу п того коммутатора 20 подключаетс  код (bi -В).

Когда значени  А и В имеют разные знаки, кодер реализует такое же квантование Ьь как и в прототипе, т.е. при bi 0 производитс  квантование на интервале (0. А), когда же bi 0, то выбор уровн  квантовани  осуществл етс  на интервале (В,О).

В случае равенства знаков А и В в кодере осуществл етс  иной алгоритм квантова нич bi - на интервале (А В) Этот интерна/, вернее его длина, определ етс  на дес тое блоке 15 вычитани  и снимаетс  с это го блока восьма  часть этого интервала Причем

снимаетс  модуль числа

)

8

т.е по

выходу дес того блока 15 включено ППЗУ которое переводит дополнительный кед

в пр мой когда А 0 и В 0. В

о

дев том блоке 14 вычитани  производитс  вычитание нижней границе В из bi С выхода этого блока также снимаетс  модуль разности bi - В т.е по выходу блока ставитс  ППЗУ, перевод щее дополнительный код разности в пр мой при bi 0. При равенстве знаковАиВс помощью четвертого блока 27 делени  определ етс  сколько раз укладыд о

ваетс  | -„-- | |bi-B| , и трехразр дный

код bi передаетс  в каналсв зи. Таким образом, в случае равенства знаков А и В в отличие от прототипа, призводитс  беззнаковое квантование bi Если в прототипе один из разр дов -Ь- отводилс  на знак bi а оставшиес  два разр да (т.е 4 уровн ) - собственно на квантование bi,то в данном устройстве при равных знаках А и В на квантование отводитс  8 уровней. За счет этого, а также уменьшени  интервала квантовани  bi возврастает точность преобразовани  и, как следствие, точность кодированных изо- 5 бражений.

Кодер видеосигнала работает следующим образом.

На вход 35 блока 1 временных задержек поступает видеосигнал в цифровом виде,

10 дискретизированный и квантованный на 64 уровн , В блоке 1 формируетс  кодируема  группа из 4 элементов: а0, ai, Э2 и аз. На выходах первого и второго блоков 2, 3 суммировани  формируютс  (а0 4 32) и (аз + ai).

15 На выходах блоков 6 и 7 вычитани  формируютс  разности (а0 - ) и (ai - аз). На выходе блока 4 формируетс  первый элемент трансформанты Ь0. на выходе блока 8 - втрой элемент bi. на входе блока 5 0 элемент Ь и на выходе блока 9 - элемент трансформанты пз. В блоке 22 сравнени  кодов производитс  сравнение значени  bo каждой кодируемой группы с опорным кодом числа 126, поступающим на входы 36

5 блока 22 Если 126, сигнал на выходе блока 22 равен 1. В блоке 23 код элемента Ь0 инвертируетс  и на выходы блока 23 поступает код числа (255-Ьо), так как при шестиразр дньи кодируемых элементах

0 а, код bo восьмиразр дный В выражении () |Ь)Макс| (52 bo), если Ье- 126. С целью упрощени  в кодере вместо вычислени  разности (252 Ь0)реализовано вычисление (255 - bo) простым инвертированием

5 bo. что не приводит к ошибочному восстановлению элементов трансформанты. На управл ющий вход коммутатора 16 поступа- ег сигнал с вылода блока 22 сравнени  кодов , н  информационные входы - сигналы

Q bo и Ьи т.е (255 - bo) Если управл ющий сигнал равен 1, то к выходу блок« 16 подключаетс  Бо - 255 - Ь;1. В блоке 24 делени  производитс  деление bo (или Ьо) на 4. Результат делени  С подаетс  на

5 вход делител  блоков 25 и 26 делени . В блоке 25 делени  производитс  деление модул  Ь2 на С, и частному от делени  присваиваетс  знак Ь2. Таким образом, в блоках 25, 26 по входам Ь и Ьз соответственно сто т

Q блоки 30. 31 вычислени  модулей jb2 |и |Ьз(. Трехразр дный код частного Ь2 от делени  (один разр д - знаковый) передаетс  на преобразователь 33.

Например, если Ь0 70 и b 54, то

5 О 70/4 17 и Ь2 Ь2/С 3. Код Ь2 равен 011 (первый разр д 0 - знаковый), На приемной стороне элемент трансфорг анты восстанавливаетс  по правилу

Lb -- 3-17 - 51.

Аналогичным образом вычисл етс  Вз.

В блоках 30 и 31 вычислени  модул  формируютс  |ai - аз| и |а0 - аз) соответственно .

Необходимость вычислени  данных модулей по сн ют следующие расчеты:

|b2 - ЬзН

|а0+ ai-32 - аз - а0+ ai + 2|ai - аз).

Л г Ьо - b2 - Ьз | Ь0 - 2|ai - аз |при и «- DO s i

А ( 252 - bo - |b2 + Ьз I 252 - Ь0 - 2|а0 - а2 | при Ь0 126 .

при О Ь0 1

Дл  каждой группы вычисл етс 

-

j 4

I bpjai - аз|

при 0 bo 126

252-bo. jao 126

V 42

Значение ai - аз

определ етс  с

помощью блока 28 делени , а значение 0 - L - с помощью облока 29 делени 

На блок 10 вычитани  поступает Ь0 без двух младших разр дов (т.е. деление на 4) с

а т - ат I выхода блока 4 и . В результате

определ етс 

Ьо

2

ai -аз |

2

bo Jap -321

Дн252 pbo |а,-аз1 . т Ьо

Одно из двух значений Дь с выхода коммутатора 17 и одно из двух значений Д., с выхода коммутатора 18 поступают на входы коммутатора 19, который управл етс  старшими (знаковыми) разр дами bi. Если bi 0, то к выходам блока 19 подключаетс  Дь. В блоке 15 производитс  вычисление

д г

I -о- I , а в блоке 14 - вычисление модуса

л  разности (bi - В). На входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34 подаютс  знаковые разр ды А и В. Сигнал с выхода элемента 34  вл етс  управл ющим дл  коммутаторов 20 и 21.

Если bi 0 и знаки А и В равны, то к выходу коммутатора 21 подключаютс  код

|при и «- DO s i

0 - 2|а0 - а2 | при Ь0 126 .

|Ь2 + ЬзН2|а0-а2|

Таким образом, дл  вычислени  |b2- -Ьз| и |b2 + Ьз| нет необходимости в дополнительных пычитателе и сумматоре, поскольку значение (ai - аз) и (а0 - 32) определ ютс  с помощью блоков 7 и 6 вычитани  соответственно .

П тый и шестой блоки 28. 29 делени , с п того по восьмой блоки 10-13 вычитани  и с второго по четвертый коммутаторы 17-19 предназначены дл  вычислени  границ изменени  bi как функции от Ь0, Ь2 и Ьз. Верхн   граница А изменени  bi равна

при О Ь0 126 ,

при 0 bo 126 ,

Другое значение Ль (дл  Ь0 12G) вычисл етс  с помощью блока 12 вычитани , на вход которого поступает инверсное значение Ьо также без младших разр дов. Оба значени  А поступают на коммутатор 17, который управл етс  сигналом с выхода блока 22 сравнени  кодов. Если этот сигнал равен 1 (т е. Ь0 126), то к выходам комму татора 17 подключаетс  сигнал с выхода блока 1 вычитани .

Аналогично вычисл етс 

при 0 Ьо Ј 126 ,

к выходу коммутатора 20 - код |bi - В| и в блоке 27 производитс  деление |bi - В| на | - --р-- -1 . Если же Ьр 0.

но знаки А и В не равны, то в блоке 27 осуществл етс  деление bi на Ль Результат делени  bi поступает в блок 33, на выходе которого дл  каждого кодируемого блока из четырех шестиразр дных элементов формируетс  шестиразр дное кодовое слово, т.е. осуществл етс  1,5 кратное сжатие потока.

Такое же сжатие достигаетс  и при использовании кодера-прототипа. Но в данном кодере точность преобразовани  выше

за счет использовани  более эффективной стратегии квантовани  bi.

Рассмотрим пример дл  группы Эо 40, ai а аз 5.

В кодере-прототипе квантовани  bi производитс  на интервале (0, 55). Определ етс  С -J- 13, вычисл етс 

35/13 2 и трехразр дный

код bi 010 передаетс  в канал. На приемной стороне производитс  вычисление огрубленного значени  bi по правилу

/л

bi 2-13 26.

В рассмотренном же кодере, поскольку А 55 и В 15 имеют равные знаки, то

определ етс  С 5, вычисл - о

bi - В , 35 - 15 , . D етс  4. В

канал отправл етс  код bi 010. при этом первый разр д не  вл етс  знаковым. В декодере восстановление 6i производитс  следующим образом:

bi В + 15 + 5-4 35.

Рели А и В меньше нул , то восстанов- ление bi осуществл етс  по правилу

bi В -

В рассмотренном примере ошибка восстановлени  bi (т.е. |bi - 8i|) дл  рассмотренного кодера равна нулю, в то

5

0

5

и

5

0

5

врем  как дл  кодера-прототипа она равна (35 - 26) 9. Можно показать, что в общем случае при переходе от шкалы (О, А) к шкале (А - В, А) при А О, В 0 и от шкалы (В, 0) к шкале (А, А - В) в случае А 0 и В 0 ошибка восстановлени  bi уменьшаетс . Как следствие , увеличиваетс  точность преобразовани  видеосигнала и повышаетс  качество кодированных изображений.

Claims (1)

1. Формула изобретени  Кодер видеосигнала по авт.св. N 1506554, отличающийс  тем, что, с целью повышени  точности кодировани , в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, дев тый и дес тый блоки вычитани , а между выходом третьего блока вычитани  и входом делимого четвертого блока делени  и между выходом четвертого коммутатора и входом делител  четвертого блока делени  введены соответственно п тый и шестой коммутаторы, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ обьединен с первыми входами дев того и дес того блоков вычитани  и подключен к выходу третьего коммутатора , второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ обьединен с вторым входом дес того блока вычитани  и подключен к выходу второго коммутатора, второй вход дев того блока вычитани  подключен к выходу третьего блока вычить и . выходы дев того и дес того блоков вычитани  соединены с вторыми информационными входами соотвеетственно п того и шестого коммутаторов, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управл ющим входам п того и шестого коммутаторов.