SU1663603A1 - Устройство группового программного управлени технологическими процессами - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  управлени  робототехнологическим оборудованием в автоматических лини х. Цель изобретени  - обеспечение независимого управлени  группой асинхронных технологических процессов в режиме разделенного времени. Цель достигаетс  тем, что в устройство, содержащее блок пам ти, дешифратор, первый и второй генераторы, коммутатор, блок регистров и блок ключей, дополнительно введены однобитный блок пам ти, триггер, блок таймеров и блок компараторов. 2 з.п. ф-лы, 10 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  управлени  робототехнологическим оборудованием в автоматических лини х.

Цель изобретени  - обеспечение независимого управлени  группой асинхронных технологических процессов в режиме разделенного времени.

На фиг. 1 изображена функциональна  схема предлагаемого устройства; на фиг. 2

-то же, блока пам ти команд; на фиг. 3 - то же, дешифратора; на фиг. 4 - то же, второго генератора; на фиг. 5 - то же, однобитного блока пам ти; на фиг. 6 - то же, триггера; на фиг. 7 - то же, коммутатора; на фиг. 8 - то же, блока таймеров; на фиг. 9 - то же, блока регистров и блока компараторов; на фиг 10

-алгоритм, реализующий управление в режиме разделенного времени.

Устройство (фиг. 1) содержит блок 1 пам ти команд, дешифратор 2, второй генератор 3. однобитный блок 4 пам ти, триггер 5, первую группу информационных входов 6, коммутатор 7, первый генератор 8, блок 9

таймеров, группу управл ющих входов 10, вторую группу информационных входов 11, блок 12 компараторов, блок 13 регистров, блок ключей 14, группу информационных выходов 15 и внутренние св зи 16-28.

Блок 1 пам ти команд (фиг. 2) включает счетчик 29 адреса команд, блок 30 посто нной пам ти, регистр 31 команд, элемент НЕ 32 и RC-цепь 33.

Дешифратор 2 (фиг. 3) выполнен на дешифраторе 34 и логической схеме 35.

Генератор 3 (фиг. 4) содержит генератор 36 тактовых импульсов, элемент И-НЕ 37, триггер 38 и RC-цепь 39.

Триггер 5 (фиг. 6) выполнен на D-тригге- ре 40 и логическом элементе 41.

Блок 9 таймеров (фиг.8) набран из одинаковых модулей, количество которых S 6,

причем 1-й модуль (i 1,2 S) содержит

дешифратор 42, и таймеры 43,,i-43i.4

Внутренними переключател ми до запуска всего устройства в работу стробирую- щий вход каждого таймера может быть подключен к соответствующему входу-10

DS

о

СА) О О Ы

или к шине с положительным уровнем сигнала , а тактируемый вход каждого таймера - также к соответствующему входу 10 или к первомутенератору 8 устройства.

Блок 13 регистров (фиг. 9) содержит дешифратор 44, демультиплексоры 45t-45i6, триггеры 46i,1-4616,256 и регистры 47i,i- 47ie,p, где + . Каждый регистр и триггер имеет дополнительный R-вход, подключенный к RC-схеме 48 формировани  сброса.

Устройство работает следующим образом ,

Запуск устройства производитс  переводом триггера 38 по S-входу в единичное состо ние, при этом на выходе 24, имевшем до запуска сигнал высокого уровн , начинают формироватьс  импульсы тактовой частоты , максимальное значение которой определ етс  допустимым быстродействием комплектующих устройство элементов.

В блок 1 пам ти команд по единичному состо нию входа 24 заноситс  в регистр 31 код очередной команды из блока 30 посто нной пам ти, считанной по адресу, выставленному на выходах счетчика 29 адреса команд. Кодовый сигнал команды присутствует на выходах 16Н 6ie до следующего такта работы устройства.

По низкому уровню сигнала 24 формируетс  сигнал 26, стробирующий дешифратор 34 и выполнение команды.

Очередной такт работы устройства начинаетс  по фронту (переводу в единичное состо ние) сигнала 24, по которому содержимое счетчика 29 адреса команд увеличиваетс  на единицу, если на входе 21 низкий уровень сигнала на момент формировани  фронта.

Сигнал на одном из выходов 17i-1 8,21, 22 и 23 дешифратора 2 определ етс  кодовым набором сигналов 16г1б4 и сигналом 25, формируетс  синхронно с сигналом 26 и стробирует выполнение команд.

Выполн ютс  следующие группы команд (при описании команд имеетс  в виду, что 1-й разр д команды формируетс  в сигнал соответствующего уровн  на выходе 16| блока 1 пам ти).

Команды управлени  внешним оборудованием вызывают формирование одного из стробов 17s+j- 17s, по которому производитс  переключение в блоке 13 регистров и через ключи 14 управление внешним оборудованием .

Формат команды управлени  триггером следующий.

8 разр дах с 1-го по 4-й имеетс  код 1111 дл  взведени  или код 1110 дл  сброса триггера 46k.m, в разр дах с 5-со по 8-й - код

индекса к, а в разр дах с 9-го по 16-й - код индекса т.

Формат команды занесени  информации в регистр 47k.j следующий.,.

В разр дах с 1-го по 4-й имеетс  код

выхода дешифратора 34, св занного с входом 17s+j, например дл  17з 1010, в разр дах с 5-го по 8-й - код индекса k, разр ды с 9-го по 16-й определ ют код, заносимый в

регистр.

Команды управлени  таймерами вызывают генерацию строба 17|, по которому информаци  заноситс  в таймер 43|,п, причем в разр дах команды с 1-го по 4-й указываетс  код выхода дешифратора 34, св занного с выходом 17j (например, дл  17i - 1000), в разр дах 5 и 6 - код индекса г, разр ды 7-16 определ ют выполн емую операцию в соответствии с логикой работы таймеров. Частота генератора 8 определ ет минимально возможную дискрету времени, отрабатываемую таймерами.

Команды обращени  к однобитному запоминающему устройству вызывают генерацию строба 23, по которому осуществл етс  операци  записи-считывани  в ОЗУ и переписи считанного по выходу 28 бита информации в триггер 5.

В разр дах с 1-го по 4-й команды - код

0111, разр ды 5 и б не используютс , разр ды 7 и 8 задают операцию ОЗУ; код 01 - Запись единицы ,1 код 00 - Запись нул , коды 10, 11 - Чтение, в разр дах с 9-го по 16-й указываетс  адрес бита, к которому

примен етс  операци .

Команды опроса используютс  дл  анализа состо ний датчиков и таймеров и вызывают генерацию строба 22, по которому информаци  с выхода 27 коммутатора 7 заноситс  в триггер 5, причем разр ды с 5-го по 16-й команды определ ют вход коммутатора , замыкаемый на его выход, в разр дах с 1-го по 4-й-0110.

Команды ветвлени  программы вызывают генерацию строба 21, по которому в счетчик 29 адреса заноситс  код с выходов

164-1616.

Команда безусловного перехода (код разр дов с 1-го по 3-й - 000) всегда приво- дит к ветвлению, а команды Переход по О и Переход по 1 (коды разр дов с 1-го по 3-й - соответственно 001 и 010 вызывают генерацию строба 21 лишь при соответствующем уровне сигнала 25.

Процесс управлени  задаетс  программой , хранимой в блоке 1 пам ти команд. Принцип ее составлени  дл  независимого управлени  группой объектов в режиме разделенного времени следующий.

Исходные алгоритмы управлени  каждым объектом преобразуютс  в рабочие, которые основываютс  на поэтапной реализации отдельных фрагментов исходного . Если в исходном алгоритме происходит ожидание завершени  очередной операции дл  перехода к выполнению следующей , то в рабочем при незавершении очередной операции управление передаетс  алгоритму, реализующему процесс управлени  другим объектом, что и обеспечивает параллельность управлени  процессами в режиме разделенного времени .

Така  организаци  рабочего алгоритма предполагает при входе в него выполнение блока операторов поиска точки входа в алгоритм , т.е. Оператора, с которого алгоритм должен быть продолжен. Дл  указани  точки входа используетс  р д двоичных переменных , хранимых в однобитном блоке 4 пам ти. После выполнени  анализа состо ни  этих переменных по так называемому дереву поиска управление передаетс  ветви алгоритма, по которой были не завершены определенные действи .

Если же анализ внешних сигналов показывает , что завершены все заданные в выполн емой ветви действи , то осуществл етс  изменение кодового набора двоичных переменных дерева поиска, что при очередном входе в алгоритм приводит к передаче управлени  следующей его ветви.

Например, необходимо преобразовать следующий алгоритм (управлени  объектом) дл  включени  его в группу алгоритмов, реализующих процесс управлени  оборудованием в режиме разделенного времени (р дом проставлены номера блоков соответствующего преобразованного алгоритма).

Блок 49. Если нажата кнопка Пуск, начать управление,

БлокбО. Движение механизма вверх (ограничено упором).

Блок 51. Если движение вверх завершено , продолжить выполнение алгоритма.

Блок 52. Если нажата кнопка Стоп, перейти к блоку 49.

Блок 53. Запустить таймер на врем  Т,

Блок 54. Если таймер отработал врем  Т, продолжить выполнение алгоритма.

Блок 55. Движение механизма вниз.

Блок 56. Если движение вниз завершено , перейти к блоку 50.

В исходном алгоритме блоки 49, 51. 52, 54 и 56 привод т к зацикливанию внутри алгоритма. В рабочем алгоритме эти блоки (фиг. 10) размыкаютс  на передачу управлени  следующему алгоритму. При этом ввод тс  дополнительные блоки 57 и 58, образующие дерево поиска точки входа, в которых анализируютс  вспомогательные переменные аО и а1, и блоки 59, 60, 61 и 62,

присваивающие новые значени  этим переменным . Блок 63, присваивающий переменной аО первоначальное значение, вынесен в группу блоков предварительной настройки. Таким образом может быть составлен

0 алгоритм, а следовательно, и реализующа  его программа управлени  группой процессов , имеющих дискретный характер, либо поддающихс  дискретизации путем квантовани  управлени  по времени.

5Кроме того, возможна модификаци  алгоритмов управлени  как по внешним сигналам , так и по внутренним состо ни м, т.е. возможно адаптивное управление объектами .

Claims (3)

1. Устройство группового программного управлени  технологическими процессами, содержащее первый и второй генераторы импульсов, блок пам ти команд, управл ю5 щий выход которого соединен с первым раз- решающим входом дешифратора, информационные выходы которого соединены с первой группой информационных входов блока регистров, группа информаци0 онных выходов старших разр дов блока пам ти команд соединена с второй группой информационных входов блока регистров и адресными входами коммутатора, а младших разр дов - с группой информационных

5 входов дешифратора, выходы блока регистров соединены с входами блока ключей, выходы которых  вл ютс  выходами внешнего управлени  устройства, отличающее- с   тем, что, с целью обеспечени  независи0 мого управлени  группой асинхронных технологических процессов в режиме разделенного времени, в устройство введены однобитный блок пам ти, блок таймеров и триггер, информационный вход которого

5 соединен с информационным выходом коммутатора , а выход триггера - с вторым разрешающим входом дешифратора, первый управл ющий выход дешифратора соединен с разрешающим входом блока гам ти

0 команд, группа информационных выходов старших разр дов которого соединена с информационными и адресными входами однобитного блока пам ти, выход которого соединен с первым управл ющим входом

5 триггера, второй и третий управл ющие выходы дешифратора соединены соответственно с вторым и третьим управл ющими входами триггера, третий управл ющий выход дешифратора соединен с разрешающим входом однобитного блока пам ти,

выход второго генератора импульсов соединен с синхровходом блока пам ти команд, информационные выходы дешифратора соединены с группой разрешающих входов блока таймеров, выходы которого соединены с второй группой информационных входов коммутатора, перва  группа информационных входов которого  вл етс  первой группой информационных входов устройства, группа информационных выходов старших разр дов блока пам ти команд соединена с группой информационных входов блока таймеров, синхровход которого соединен с выходом первого генератора импульсов .

0

5

2.Устройство по п. 1,отличающее- с   тем, что содержит блок управл емых таймеров, группа управл ющих входов которого  вл етс  группой управл ющих входов устройства.

3.Устройство поп, 1,отличающее- с   тем, что содержит блок компараторов, выходы которого соединены с третьей группой информационных входов коммутатора, выходы блока регистров соединены с первой группой информационных входов блока компараторов, втора  группа информационных входов которого  вл етс  второй группой информационных входов устройства .

Фиг.1

21 24

16, 16г э

16if

Фиг. 2

Фиг.З

Фиг.5

Фие.7

Фиг. в

7fc

w

V

: 17.

br

Йс/г

U7 .t

Низ

&u

SsJJ

17.

AJ В

%

Sll/

«

гН

flpefo/tfyuji/e алгоритмы

ОО

«

Яос едующие алгоритмы

С

ачало

/7ред8ари/гте/тьнсг  насг ройна

| jL . ФФ

фиг. 10