SU1000766A1 - Устройство дл формировани управл ющей информации при обработке данных сейсмических колебаний - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано при обработке сейсмических данных.

Известно устройство, содержащее блок оперативной пам ти, регистр обмена , блок формировани  адресов, регистр команд, процессор, блок центрального управлени , три сдвиговых регистра , блок умножени , кольцевой сдвиговый регистр, сумматор, дешифратор кода групповой операции, триггер режима, коммутатор, распределитель импульсов, блоки местного управлени  и блоки управлени  групповыми операци ми Ll

. Однако данное устройство обладает недостаточной производительное тью при обработке больших массивов информации.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее входной регистр , три блока регистров магазинного ти.па, соединенные последовательно перемножитель, промежуточный регистр, сумматор,, четвертый блок регистров магазинного типа, масштабную маску , выходноп регистр данных, а такке адресное устройство, которое

включает регистр-счетчик начальных значений первого адреса, регистрсчетчик начальных значений второгоадреса , регистр-счетчик третьего адреса , регистр числа операций в цикле, регистр-счетчик циклов, регистр кода операции, счетчик текущего значени  первого адреса, счетчик текущего значени  второго адреса, схему сравне10 ни , выходной регистр адреса, схему распределител  наращивани  адресов , счетчик числа операций в цикле и блок управлени  2.

Устройство предназначено дл  вы15 полнени  массовых процедур цифровой обработки .и анализа геофизической информации на базе универсальных электронных вычислительных машин (ЭВМ) . В пам ти ЭВМ хран тс  команд20 ные слова (макрокоманды) и массивы обрабатываемой информации. Макрокоманды включают в себ ;

начальный адрес первого и начальный адрес второго массивов - перва 

25 макрокоманда,

начальный адрес второго массива -и значение числа циклов - втора  макрокоманда ;

значение количества операцийод30 ного цикла и значение характеристик командного слова (код операции, при нак маскировани , точность вЕЛЧисле ний) - треть  макрокоманда. Дл  выполнени  устройством каждой процедуры обработки информации необходимо задать эти три макрокоманды , которые считываютс  с оперативного запоминающего устройства (ОЗУ) ЭВМ и записываютс  в регистры счетчики начальных адресов и регист ры циклов и характеристик командно го слова. Макрокоманды хран тс  в  чейках ОЗУ таким образом, что перва  макро команда хранитс  в  чейке с номером О, втора  - в  чейке с номером 1, треть  - в  чейке с номером 2 и т.д адреса которых закодированы в двоич ном коде. Така  же последова;тельнос считывани  макрокоманд из ОЗУ. При обработке информации по спис прСЦедур, в котором может быть нес колько сотен процедур (в том числе чередующихс  процедур и групп пронч цедур с одинаковыми начальными усло ви ми), в ОЗУ ЭВМ необходимо отводить дл  макрокоманд такого списка значительную область пам ти (1К и б лее  чеек). Это ограничивает объем пам ти, в который занос тс  массивы обрабатываемой информации, требует более частой перезаписи массивов, а дл  записи новых исходных массивов ОЗУ необходимо обращение к накопител м на магнитном барабане (НМБ), накопител м на магнитной ленте (НМЛ и накопител м на дисках (НМД), что существенно замедл ет процесс обработки данных и вызывает простои ЭВМ (по обработке). Дл  каждой последующей процедуры обработки независимо от того, была ли в списке така  процедура или гру па процедур ранее, необходимо записывать и хранить в ОЗУ три макрокоманды . Таким образом, в процессе обработки данных на известном устройстве совместно с ЭВМ нерационально используетс  пам ть ЭВМ, что приводит к значительным затратам машинного времени и времени программиста дл  расписывани  столь больших объемов командной информации, а также дл  частого перезаписывани  обрабатываемой информации (вследствие ограничени  объемов пам ти под исходные массивы). Цель изобретени  - повышение про изводительности. Поставленна  цель достигаетс  те что в устройство, содержащее регист ввода, вход которого  вл етс  входом устройства, а выход подключен к первым входам первого и второго бло ков регистров, первого, второго и третьего счетчиков адреса, счетчика циклов и к входам регистра кола операции и регистра числа операций, выход которого подключен к первому входу первой схемы сравнени  и к вторым входам первого и второго счетчиков адреса, третьи входы которых, первые входы первого и второго счетчиков текущего адреса, вторые входы третьего счетчика адреса и счетчиков циклов, вход счетчика числа операций соединены с выходом коммутатора сигналов, выход счетчика числа операций соединен с вторым входом первой схемы сравнени , выходы первого и второго счетчиков адреса соединены соответственно с вторыми ; входами первого и второго счетчиков текущего адреса, выходы которых и выход третьего счетчика адреса подключены соответственно к первому, второму и третьему входам регистра адреса, выход которого  вл етс  адресным выходом устройства, выход первого блока регистров соединен со своим вторым входом, с информационным входом третьего блока регистров и с первым входом сумматора , выход второго блока регистров соединен со своим вторым входом и с первым входом блока умножени , второй вход которого соединен с выходом третьего блока регистров, выход блока умножени  через буферный регистр соединен с вторым входом сумматора, выход которого подключен к информационному входу четвертого блока регистров, выход которого соединен с третьим входом сумматора и с информационным входом узла пам ти, выход которого соединен с входом регистра вывода, выход которого  вл етс  информационным выходом устройства, первый, второй и третий входы блока управлени  соединены соответственно с первым выходом регистра кода операции и с выходами первой схемы сравнени  и счетчика циклов, управл ющие входы второго блока регистров, третьего блока регистров, блока умножени , сумматора, четвертого блока регистров, узла пам ти и коммутатора сигналов соединены соответственно с первого по седьмой выходами блока управлени , введены два счетчика команд, счетчик команд перехода, втора  схема сравнени , элементы И, ИЛИ, И-НЕ и регистр количества команд , первый вход которого соединен с выходом третьего счетчика адреса второй вход регистра количества команд, входы первого счетчика команд и счетчика команд перехода, первый вход второго счетчика команд соединены с выходом коммутатора сигналов , второй вход второго счетчика команд соединен с выходом первого счетчика адреса, выходы первого и второго счетчиков команд соединены

соответственно с первым и вторьом входами элемента ИЛИ., третий- и четвертый входы которого соединены соответственно с выходами элемента И-НЕ и элемента И, выход элемента ИЛ подключен к четвертому входу регистра адреса, входы второй схемы сравнени  подключены соответственно к выходам счетчика команд перехода и регистра количества команд, выход второй схемы сравнени  соединен с первыми входами элементов И-НЕ и элемента И, вторые входы которых подключены к второму выходу регистра кода операции.

Кроме того, блок управлени  содержит генератор тактовых импульсов , два распределител  импульсов, элементы И, ИЛИ, два триггера идешифратор кода операции, вход которого  вл етс  первым входом блока , а выходы соединены соответствен но с первыми входами, с первого по восьмой элементов И, выходы которых подключены соответственно к входам элементов ИЛИ с первого по шестой, выходы которых  вл ютс  соответственно с первого по шестой выходами блока, входы седьмого элемента ИЛИ соединены соответственно с выходами дешифратора кода операции, выход седьмого элемента ИЛИ сеедииен с входом первого триггера, вход второго триггера  вл етс  третьим входом блока, входы дев того элемента И соединены соответственно с выходами первого триггера, генератора тактовых импульсов и второго триггер выход дев того элемента И подключен к входам первого и второго распределителей импульсов, выходы первого из которых подключены соответственно к вторым входам первого, второго, п того , шестого, седьмого и восьмого элементов И, выходы второго распределител  импульсов подключены соответственно к вторым входам третьего и четвертого элементов Ник третьим входам первого, п того, шестого и восьмого элементов И, четвертый вход восьмого элемента И  вл етс  вторым входом блока. На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 - схема блока управлени ; на фиг. 3 - скема коммутатора адресных сигналов.

Устройство содержит регистр 1 ввода, блоки 2-4 регистров, блок 5

умножени , буферный регистр 6, сумматор 7, блок 8 регистров, узел 9 пам ти, регистр 10 вывода, счетчики 11 - 13 адреса, регистр 14 числа операций, счетчик 15 циклов, регистр 16 кода операции, счетчики 17 и 18 -текущего адреса, схема 19 сравнени , регистр 20 адреса, коммутатор 21 сигналов , счетчик 22 числа операций, блок 23 управлени , счетчик 24 команд , счетчик 25 команд перехода, счетчик 26 команд, схему 27 сравнени  элемент И 28, элемент ИЛИ 29, элемент И-НЕ 30,регистр 31 количества команд, генератор 32 тактовых импульсов, дешифратор 33 кода операций , элемент ИЛИ 34, триггер 35, элемент И 36, триггер 37, распределители 38 и 39 импульсов, элементы И 40, элементы ИЛИ 41, распределители 42 и 43 импульсов, элементы И 44 и элементы ИЛИ 45.

Устройство работает следующим образом.

Через регистр 1 из оперативного запомин.ающего устройства (ОЗУ) ЭВМ на вход счетчиков 11-15 поступает управл юща  информаци . Размещение этой информации и функциональное назначение отдельных регистров при выполнении процедуры перехода приведено в таблице.

При наличии в регистре 16 кода операции признака перехода независимо от кода операции выполн етс  процедура перехода. Начальный адрес перехода перезаписываетс  со счетчика 11 адреса в счетчик 26 команд.

Код, определ ющий длину массива -перехода, перезаписываетс  со счет|чика 13 адреса в регистр 31 количества команд. Поскольку в исходном состо нии счетчик 25 команд перехода обнулен, то схема 27 сравнени  выдает сигнал несравнени , поступающий на входы элемента И 28 и элемента И-НЕ 30. На вторые входы элементов 28 и 30 поступает признак перехода с выхода регистра 16. На выходе элемента 28 вырабатываетс  разрешающий сигнал, поступающий на вход элемента ИЛИ 29. Этот сигнаЛ разрешает прохождение через элемент ИЛИ 29 кода начального адреса перехода со счетчика 26 команд на вход регистра 20 адреса. По этому адресу осуществл етс  выбор из первой макрокоманды , котора  через регистр 1 поступает на вход счетчиков 11 и 13.

Назначение

Счетчик

Процедура перехода

Начальный адрес 1-го массива

Начальный адрес 2-го массива

Начальный адрес 3-го массива

Количество операций одного цикла

Счетчик числа циклов

Характеристика командного слова

Счетчик команд

Счетчик команд перехода

Счетчик команд

31 Количество команд в процессе перехода Далее посредством коммутатора 21 добавл етс  единица в счетчик 26 ко манд и в счетчик 25 команд перехода . Э1а операци  повтор етс , как минимум, трижды, поскольку дл  выполнени  любой процедуры обработки необходимо три макрокоманды. Однако по команде перехода имеетс  возм жность выполн ть группу процедур обработки путем задани  соответствующего кода в регистре 31 (кода, кратного трем, определ ющего количе во процедур в гpyппe. При обработке количества циклов заданных в регистре 31 количества команд, код на счетчике 25 сравнива етс  е кодом регистра 31, сигнал не сравнени  пропадает и разрешающий сигнал вырабатываетс  на выходе элемента 30 ( и исчезает на выходе элемента И 28). Этот сигнал, поступа  на вход элемента ИЛИ 29, разрешает прохождение через него кода со счетчика 24 команд на вход регистра 20 адреса. Процедура перехода окончена. Выбор очередной макрокоманды из ОЗУ, осуществл етс  по адресу счетчика 24 команд на единицу большему, чем до выполнени  процедуры перехода. Счетчик 24 команд служит дл  выработки адреса считыАдрес команды, к которой необходимо перейти (начал1:1ный адрес перехода)

Длина массива перехода

Признак выполнени  процедуры перехода (один разр д)

Выработка адреса команды при осутствии процедуры перехода

Счетчик массива команд при переходе

Начальный адрес массива команд перехода

Claims (2)

1. Длина массива команд при переходе вани  из ОЗУ макрокоманд, когда процедура церехода не выполн етс . Генератор 32 тактовых импу пьсов в блоке 23 управлени  вырабатывает импульсную последовательность. Дешифратор 33 служит дл  дешифрировани  кода операции, поступающего из регис-Гра 16 кода операции. Элемент ИЛИ 34 устанавливает в единичное состо ние триггер 35 при наличии на выходе дешифратора 33 сигнала выполн емой операции обработки. Элемент И 36 разрешает прохождение тактовых импульсов на распределители 38 и 39 импульсов. Распределитель 38 импульсов предназначен дл  выработки восьми последовательностей , сдвинутых во времени импульсов, а также дл  выработки импульсной последовательности, поступающей на коммутатор 21. Распределитель 39 предназначен дл  выработки шести сдвинутых во времени импульсов , длительность которых намного превышает длительность импульсов, получаемых с выхода генератора 32. Элементы И 40 предназначены дл  формировани  сигналов, поступающих на элементы ИЛИ 41. Элементы НШ 41 предназначены дл  сборки сигналов, поступающих от элементов И 40 с целью формировани  управл ющих сигналов, Блок 23 управлени  работает следующим образом. Через регистр 1 из оперативного запоминающего устройства ЭВМ на вход регистра 16 поступает код операции обработки перехода ). Этот код дешифрируетс  дешифратором 33 и через элемент ИЛИ 34 устанавливает триггер 35, разрешающий потенциал с выхода которого поступает на вход элемента И 36. На второй вход элемента И 36 поступают импульсы из генератора 32, ко торые пропускаютс  на входы распределителей 38 и 39 при наличии разрешающего сигнала на третьем входе элемента И 36. На инверсном выходе триггера 37 все врем  установлен ра решсцощий сигнал, за исключением MOMe та установки счетчика 15 в О, что возможно только при окончании работы . Происходит это следующим образом . В начале работы в счетчик 15 цик лов записываетс  код количества вычислений (циклов), из которого с каждым вычислением производитс  вычитание 1. При обнулении счетчика 15 происходит установка триггера 37 и запрещение пропускани  импульсов элементом И 36. С выхода .элемента И 36 импульсна  последоваTejibHocTb поступает на входы распределителей 38 и 39 импульсов. Распределитель 38 импульсов вырабатывает восемь сдвинутых во времени им|пульсных последовательностей, поступающих на входы элементов И 40, Распределитель 39 вырабатывает шесть сдвинутых во времени последовательностей импульсов, поступающих на входы элементов И 40. На входы р да элементов И 40 поступает также сигна с выхода схемы 19 сравнени . : С выходов элементов ИЛИ 41 посту пают управл ющие сигналы. При поступ лении с блока 23 управлени  (с распределител  38 импульсов импульсной последовательности на р&спредели тель 42 импульсов последний вырабатывает шесть сдвинутых во времени импульсных последовательностей, поступающих на входы элементов И 44, Из блока 23 управлени  импульсы поступают также на вход распределител  43, который вырабатывает четыре сдви нутых во времени последовательности поступающие на входы элементов И 44 Элементы И 44 вырабатывают сигналы, необходимые дл  формировани  окончательных сигналов наращивани  адресов . С выходов элементов И 44 сигналы поступают на входы элементов ИЛ 45, которые формируют сигналы наращивани  кодов. При процедуре перехода наращива-г ние (на +1) значений кода в счетчике 24 осуществл етс  тем же сигналом , что и наращивание кода в счетчике -22. Запись кода в регистре 31 осуществл етс  тем же сигналом, что и запись кодов в счетчики 17 и 1В. Наращивание кода (+1) в счетчиках 25 и 27 осуществл етс  тем же сигналом , что и наращивание кодов в счетчиках 17 и 18. Такое распределение сигналов позвол ет использовать без изменени  блок 23 управлени  и коммутатор 21, используемый дл  наращивани  адресов в известном устройстве 2. Таким образом,, в предлагаемом устройстве повышаетс  производительность за счет введени  процедуры перехода, котора  дает возможность при наличии в списке повтор ющейс  процедур (грьшпы процедур) выбирать макрокоманды тех  чеек (области) пам ти в которых записаны макрокоманды, примен ющиес  дл  выполнени  этой процедуры (группы процедур) ранее. При этом сокращаетс  объем пам ти ЭВМ, предназначенный дл  записи макрокоманд , что приводит к экономии машинного времени и повышению производительности . Формула изобретени  1, Устройство дл  формировани  управл к цей информации при обработке данных ;ейсмических колебаний, содержащее регистр ввода, вход которого  вл етс  входом устройства, а выход подключен к первым входам пер-. вого и второго блоков регистров, первого , второго и третьего счетчиков адреса, счетчика циклов и к входам регистра кода операции и регистра числа операций, выход которого подключей к первому входу первой схемы сравнени  и к вторым входам первого и второго счетчиков адреса, третьи входы которых/ первые входы первого и второго счетчиков текущего адреса, вторые входы третьего счетчика адреса и c feтчикa циклов, вход счетчика числа операций соединены с выходом коммутатора сигналов, выход счетчика числа операций соединен с вторым входом первой схемы сравнени , выхода первого и второго счетчиков адреса соединены соответственно с вторыми входами первого и второго счетчиков текущего адреса, выходы которах и выход третьего счетчика адреса подключены соответственно к первому, второму и третьему входам регистра адреса, выход которого  вл етс  адресным выходом устройства, выход первого блока регистров соединен со своим вторым входом, с информационным входом третьего блока регистров и с первым входом сумматора , выход второго блока регистров соединен со своим вторьом входом и с первым входом блока умножени , вто-рой вход которого соединен с выходо третьего блока регистров, выход блока умножени  через буферный регистр соединен с вторым входом сумматора , выход которого подключен к информационному входу четвертого блока регистров, выход которого сое динен с третьим входом сумматора и с информационным входом узла пам ти выход которого соединен с входом регистра вывода, выход которого  вл етс  информационным выходом . устройства, первый, второй и третий ВХОД1Л блока управлени  соединены соответственно с первым выходом регистра кода операции и с вьгходами первой схемы сравнени  и счетчика циклов, управл ющие входы второго блока регистров, третьего блока рег стров, блока умножени , сумматора, четверто4 ь блока регистров, узла па м ти и коммутатора сигналов соединены соответственно с первого по седьмой выходами блока управлени , отличающеес  тем, что, с целью повьтшени  производительноети , в него введены два счетчика команд , счетчик команд перехода;, втора  схема сравнени , элементы И, ИЛ И-НЕ и регистр количества команд, первый вход которого соединен с выходом третьего счетчика адреса, вто рой вход регистра количества команд входы первого счетчика команд и сче чика команд перехода, первый вход второго счетчика команд соединены с выходом коммутатора сигналов, второй вход второго счетчика команд соединен с выходом первого счетчика адреса, выходы первого и второго сче чиков команд соединены соответственно с первым и вторым входами элемента ИЛИ, третий и четвертый входы которого соединены соответственно с выходами элемента И-НЕ и элемента И, нцход элемента ИЛИ подключен к четвертому входу регистра адреса, входы второй схемы сравнени  подключекы соответственно к выходам счетчика команд перехода и регистра количества команд, выход второй схемы сравнени  соединен с первыми входами элементов И-НЕ и элемента И, вторые входы которых подключены к второму выходу регистра кода операции .
2. 2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит генератор тактовых импульсов, два распределител  импульсов , элементы И, ИЛИ, два триггера и дешифратор кода операции, вход которого  вл етс  первым входом блока, а выходы соединены соответственно с первыми входами с первого по ВОСЬМОЙэлементов И, выходы которых подключены соответственно к входам элементов ИЛИ с первого по шестой, выходы которых  вл ютс  соответственно с первого по шестой выходами блока, входы седьмого элемента ИЛИ соединены соответственно с выходами дешифратора кода операции, выход седьмого элемента ИЛИ соединен с Входом первого триггера, вход второго триггера  вл етс  третьим входом блока, входы дев того элемента И соединены соответственно с выходами первого триггера, генератора тактовых импульсов и второго триггера, выход дев того элемента И подключен к входам первого и второго распределителей импульсов, выходы первого из Которых подключены соответственно к вторым входам первого, второго, п того , шестого, седьмого и восьмого элементов И, выходы второго распределител  импульсов подключены соответственно к вторым входам третьего и четвертого элементов И и к третьим входам первого, п того, шестого и восьмого элементов И, четвертый вход восьмого элемента И  вл етс  вторым входом блока. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 744591, кл, G Об F 15/20, 1977. 2,Авторское свидетельство СССР 558237, кл. G 01 V 1/28, 1974 (прототип). .

   f1

   % «

   4,0,

   .

   /

   17

   ц

   /4/

   /

   5

   26

   /

   23

   H

   31

   W

   фиг./

   Фи&.г