SU1661956A1

SU1661956A1 - Digital electrical drive

Info

Publication number: SU1661956A1
Application number: SU894679825A
Authority: SU
Inventors: Нина Николаевна Журавлева; Алексей Максимович Котляр
Original assignee: Предприятие П/Я А-7160
Priority date: 1989-04-18
Filing date: 1989-04-18
Publication date: 1991-07-07

Abstract

Изобретение относитс к электротехнике и может быть использовано дл управлени двигател ми посто нного тока. Целью изобретени вл етс повышение стабильности набора оборотов двигател в каждом цикле включени и повышение помехоустойчивости. Устройство содержит электродвигатель 1 с импульсным датчиком 2 частоты вращени , подключенный к импульсному усилителю 3 мощности. Выходы цифроуправл емого делител 6 и формирователей 8 и 9 подключены к входам блока 11 синхронизации. К стробирующему входу регистра 15 подключен пр мой выход триггера 17. Выход блока синхронизации 25 соединен с первым входом дополнительного логического элемента И 24. Выход логического элемента И 24 подключен к стробирующему входу делител частоты 6 блока 4. В данном устройстве пуск электродвигател осуществл етс в момент перехода фазы напр жени сети через нуль, когда амплитуда помех минимальна. 1 з.п. ф-лы, 1 ил.The invention relates to electrical engineering and can be used to control DC motors. The aim of the invention is to increase the stability of the engine RPM in each start cycle and increase noise immunity. The device comprises an electric motor 1 with a pulse frequency sensor 2 connected to a power amplifier 3. The outputs of the digital-controlled divider 6 and the drivers 8 and 9 are connected to the inputs of the synchronization unit 11. The gate input of the register 15 is connected to the direct output of the trigger 17. The output of the synchronization unit 25 is connected to the first input of the additional logic element AND 24. The output of the logic element AND 24 is connected to the gate input of the frequency divider 6 of the unit 4. In this device the motor starts at the transition phase of the network voltage through zero, when the amplitude of the interference is minimal. 1 hp f-ly, 1 ill.

Description

Изобретение относится к электротехнике, может быть использовано для управления двигателями небольшой мощности при высоких требованиях к статической точности регулирования и является усовер,- 5 шенствованием изобретения по авт. св. № 1050077.The invention relates to electrical engineering, can be used to control low power engines with high requirements for static accuracy of regulation and is adoption, - 5 improvement of the invention by ed. St. No. 1050077.

Целью изобретения является повышение стабильности набора оборотов двигателя в каждом цикле включения и повышение 10 помехоустойчивости.The aim of the invention is to increase the stability of the set of engine speeds in each turn-on cycle and increase 10 noise immunity.

На чертеже приведена функциональная схема цифрового электропривода.The drawing shows a functional diagram of a digital electric drive.

Устройство содержит электродвигатель с импульсным датчиком 2 частоты враще- 15 ния, подключенныйх импульсному усилителю 3 мощности, блок 4 тактовых частот, содержащий генератор 5 эталонной частоты, выход которого соединен с цифроуправляемым делителем 6 частоты и с кольцевым 20 регистром 7, разрядные выходы которого подключены к трем формирователям 8-10 коротких импульсов.The device comprises an electric motor with a pulse sensor 2 of the rotation frequency 15 connected to a pulse power amplifier 3, a clock frequency unit 4 containing a reference frequency generator 5, the output of which is connected to a digitally controlled frequency divider 6 and ring 20 register 7, the bit outputs of which are connected to three shapers 8-10 short pulses.

Выходы цифроуправляемого делителя 6 частоты и формирователей 8 и 9 подключе- 25 ны к входам блока 11 синхронизации, к блокировочным входам которого подключен блок 12 ограничения, выполненный на параллельно соединенных по входам дешифраторах 13 и 14 нулей и единиц, входы 30 которых вместе с входами регистра 15 соединены с разрядными выходами реверсивного счетчика 16, подключенного к выходам блока 11 синхронизации.The outputs of the digitally controlled frequency divider 6 and the drivers 8 and 9 are connected to the inputs of the synchronization unit 11, to the blocking inputs of which a limiting unit 12 is connected, made on the decoders 13 and 14 of zeros and units connected in parallel, the inputs of which 30 together with the register inputs 15 are connected to the discharge outputs of a reversible counter 16 connected to the outputs of the synchronization unit 11.

К стробирующему входу регистра 15 35 подключен прямой выход триггера 17, соединенный также с управляющим входом импульсного усилителя 3 мощности.To the gate input of the register 15 35 is connected a direct output of the trigger 17, also connected to the control input of the pulse power amplifier 3.

Выходы регистра 15 соединены с входами параллельной записи реверсивного счет- 40 чика 18. к стробирующему входу которого ‘ подключен выход логического элементаThe outputs of the register 15 are connected to the inputs of the parallel recording of the reversible counter 40 18. To the gate input of which ‘the output of the logic element is connected

ИЛИ 19, входы которого подключены к выходам переноса и заема реверсивного счетчика 18 вместе с установочными входами 45 триггера 17, выходы последнего через два логических элемента И 20 и ,21 соединены соответственно с входами вычитания и сложения реверсивного счетчика 18. Выход формирователя 10 коротких импульсов, яв- 50 ляющийся четвертым выходом блока 4 тактовых частот, подключен к вторым входам логических элементов И 20 и 21.OR 19, the inputs of which are connected to the transfer and loan outputs of the reverse counter 18 together with the installation inputs 45 of the trigger 17, the outputs of the latter through two logic elements And 20 and, 21 are connected respectively to the subtraction and addition inputs of the reverse counter 18. The output of the shaper 10 short pulses, being the fourth output of the block 4 clock frequencies, connected to the second inputs of the logic elements And 20 and 21.

Кооме того, устройство дополнительно содержит шину Пуск 22, соединенную с ‘55In addition, the device further comprises a Start 22 bus connected to ‘55

S-входом RS-триггера 23, дополнительный логический элемент И 24 и блок 25 синхронизации, Выход блока 25 синхронизации соединен с первым входом дополнительного логического элемента И 24, выход которо го подключен к стробирующему входу делителя 6 частоты блока 4 и с установочным R-входом RS-триггера 23, έ выход RS-триггера 23 соединен с вторым входом дополнительного логического элемента И 24.The S-input of the RS-flip-flop 23, the additional logic element And 24 and the block 25 synchronization, the Output of the block 25 synchronization is connected to the first input of the additional logic element And 24, the output of which is connected to the gate input of the frequency divider 6 of block 4 and with the installation R-input RS-trigger 23, έ the output of the RS-trigger 23 is connected to the second input of the additional logic element And 24.

Блок 25 синхронизации содержит подключенный входами к сети переменного напряжения операционный усилитель 26, включенный на его выходе резистор 27, диод 28 и стабилитрон 29.The synchronization unit 25 comprises an operational amplifier 26 connected by inputs to an AC network, a resistor 27, a diode 28, and a zener diode 29 connected to its output.

Диод 28 и стабилитрон 29 анодами подключены к общему проводу, а катодами - к второму выводу резистора 27. Кроме того, прямой вход операционного усилителя 26 соединен с общим проводом.The diode 28 and the zener diode 29 by the anodes are connected to a common wire, and by the cathodes to a second terminal of the resistor 27. In addition, the direct input of the operational amplifier 26 is connected to a common wire.

Цифровой электропривод работает следующим образом.Digital drive operates as follows.

В исходном состоянии выход RS-триггера 23 находится в состоянии 0. Блок 25 синхронизации вырабатывает импульсы нуля сети, т.е. в момент перехода фазы сети переменного напряжения через нуль от отрицательной полуволны к положительной, при которых пульсации источника питания минимальны. По команде Пуск RS-триггер 23 устанавливается в состояние 1, подготавливая к срабатыванию логический элемент И 24. В момент поступления на другой вход элемента И 24 импульса с выхода блока 25 синхронизации на выходе элемента И 24 формируется стробирующий импульс, разрешающий прохождение импульсов от генератора 5 через делитель 6 частоты. Одновременно осуществляется установка RS-триггера 23 в исходное состояние, !In the initial state, the output of the RS flip-flop 23 is in the state 0. Block synchronization 25 generates zero pulses of the network, i.e. at the moment of the phase transition of the AC voltage network through zero from the negative half-wave to the positive, at which the ripple of the power supply is minimal. By the Start command, the RS flip-flop 23 is set to state 1, preparing the logic element And 24. to be triggered. At the moment of input of the element And 24 to the pulse from the output of the synchronization unit 25, a gate pulse is generated at the output of the element And 24, allowing the passage of pulses from the generator 5 through a frequency divider 6. At the same time, the RS-trigger 23 is installed in its initial state,!

Генератор 5 эталонной частоты вырабатывает стабильную последовательность импульсов f₀. Делитель частоты изменяет частоту в соответствии с заданным коэффициентом деления. Одновременно импульсы f₀ поступают на кольцевой регистр 7, на выходах которого попеременно появляются сигналы. Формирователи 8-10 коротких импульсов обеспечивают формирование несовпадающих во времени тактовых последовательностей foi, fo2, fo3- Задающая частота fna и частота обратной связи foe, формируемая датчиком 2 и пропорциональная частоте вращения двигателя 1, поступают в блок 11 синхронизации. Последний осуществляет привязку импульсов fHB и foe к тактовым последовательностям foi и fo2 соответственно.The reference frequency generator 5 produces a stable pulse train f ₀ . The frequency divider changes the frequency in accordance with the specified division factor. At the same time, the pulses f ₀ arrive at the ring register 7, the outputs of which alternately appear signals. Shapers 8-10 short pulses provide the formation of mismatched time sequences foi, fo2, fo3. The reference frequency fna and the feedback frequency foe generated by the sensor 2 and proportional to the speed of the motor 1 are sent to the synchronization unit 11. The latter carries out the binding of fHB and foe pulses to the clock sequences foi and fo2, respectively.

Текущее значение кода в счетчике 16 пропорционально интегралу от ошибки в системе.The current code value in counter 16 is proportional to the integral of the error in the system.

Блок 12 ограничения предотвращаетBlock 12 limits

Опрокидывание счетчика 16 при больших или длительных рассогласованиях между fHB и foe. Код регистра 15 преобразуется в широтно-импульсный сигнал (период постоянный, коэффициент заполнения изменяется. Это осуществляется следующим образом.Tipping counter 16 for large or prolonged mismatches between fHB and foe. Register code 15 is converted to a pulse-width signal (constant period, duty cycle is changed. This is as follows.

При опрокидывании триггера 17 в еди- 5 ничное состояние через логический элемент ИЛИ 19 разрешается перепись кода регистра 15 в реверсивный счетчик 18, а импульсы fp3 поступают через логический элемент И 20 на вычитающий вход счетчика 18. Процесс уменьшения содержимого счетчика продолжается до его обнуления и появления импульса заема. Последний вызывает установку триггера 17 в нулевое состояние и вновь перепись кода регистра 15 в счетчикWhen the flip-flop 17 is flipped to its single state through the OR 19 logic element, the register code 15 can be rewritten into the reverse counter 18, and fp3 pulses pass through the And 20 logic element to the subtracting input of the counter 18. The process of decreasing the contents of the counter continues until it is zeroed and appears loan impulse. The latter causes the trigger 17 to be set to zero and the register code 15 is again rewritten into the counter

18.18.

Теперь открыт логический элемент И 21 и импульсы fo3 поступают на суммирующий вход счетчика 18 до его заполнения и появления импульса переноса, устанавливаю- 20 щего триггер 17 в единичное состояние.Now the logic gate And 21 is open and the pulses fo3 are fed to the summing input of the counter 18 until it is filled and the transfer pulse appears, setting the trigger 17 to a single state.

Таким образом, на выходах триггера 17 имеем широтно-импульсный сигнал с периодом, определяемым частотой и емкостью счетчика 18. Так как длительность единичного состояния триггера 17 пропорциональна коду регистра 15, то и длительность подключения якорной цепи двигателя 1 к источнику +Е также пропорциональна этой величине. 30Thus, at the outputs of the trigger 17 we have a pulse-width signal with a period determined by the frequency and capacity of the counter 18. Since the duration of the single state of the trigger 17 is proportional to the code of the register 15, the duration of the connection of the armature circuit of the motor 1 to the source + E is also proportional to this value . thirty

Таким образом данное устройство обеспечивает повышение стабильности набора оборотов электродвигателя в каджом цикле включения за счетобеспечения постоянства момента включения устройства относительно формы питающего напряжения, а также повышение помехоустойчивости за счет того, что время пуска электродвигателя осуществляется в момент перехода фазы напряжения сети через нуль, когда амплитуда помех минимальна.Thus, this device provides an increase in the stability of the set of revolutions of the motor in each turn-on cycle by ensuring the constancy of the moment the device is turned on with respect to the shape of the supply voltage, as well as by increasing the noise immunity due to the fact that the start-up time of the motor is zero when the phase of the mains voltage goes through zero, when the interference amplitude is minimal.

Claims

Claim

1. Digital electric drive by ed. St.

10 No. 1050077, distinguished by the fact that, in order to increase the stability of the engine speed set in each switching cycle and to increase noise immunity, an RS-trigger, 15 additional AND logic element and a synchronization block connected to the source by input are additionally introduced into it AC voltage, and the output to the first input of the additional logic element And, the output of which is connected to the input of the clock frequency block and the R-input of the RS-trigger, the output of which is connected to the second input of the additional logic element And, and the S-input with is one with the Start bus.

2. Electric drive pop. 1, distinguished by the fact that the synchronization unit contains an operational amplifier connected to an alternating voltage source, a resistor connected to its output, and a diode and a zener diode connected to its second output, the anodes of which and the direct input of the operational amplifier are connected with a common wire.