SU1661838A1

SU1661838A1 - Analog memory

Info

Publication number: SU1661838A1
Application number: SU894740381A
Authority: SU
Inventors: Александр Николаевич Гуслов; Александр Эмильевич Коган; Ирина Владимировна Гуслова
Original assignee: Научно-исследовательский институт полупроводниковых приборов
Priority date: 1989-09-25
Filing date: 1989-09-25
Publication date: 1991-07-07

Abstract

Изобретение относитс к автоматике и может быть использовано при построении аналого-цифровых преобразователей, контрольно-измерительных, телевизионных и других систем дл осуществлени временной дискретизации электрических сигналов. Цель изобретени - повышение точности и быстродействи устройства за счет наличи схемы автоматического регулировани , позвол ющей существенно улучшить скоростные и точностные параметры устройства. Цель достигаетс за счет введени регулирующих элементов 12, 13 на N-канальных транзисторах, четвертого генератора 6 тока и двух источников 14, 15 напр жени смещени . 1 ил.The invention relates to automation and can be used in the construction of analog-to-digital converters, instrumentation, television and other systems for the implementation of time sampling of electrical signals. The purpose of the invention is to improve the accuracy and speed of the device due to the presence of an automatic control circuit, which allows to significantly improve the speed and accuracy parameters of the device. The goal is achieved by introducing control elements 12, 13 on N-channel transistors, a fourth current generator 6, and two sources 14, 15 of the bias voltage. 1 il.

Description

Изобретение относитс к автоматике и может быть использовано, например, при построении аналого-цифровых преобразователей , контрольно-измерительных, телевизионных и других систем дл осуществлени временной дискретизации электрических сигналов,The invention relates to automation and can be used, for example, in the construction of analog-to-digital converters, measurement and control, television and other systems for the implementation of time sampling of electrical signals,

Цель изобретени - повышение точности и быстродействи устройства.The purpose of the invention is to improve the accuracy and speed of the device.

На чертеже приведена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Устройство содержит ключевой элемент 1 на диодном мосте, накопительный элемент 2 на конденсаторе, первый, второй, третий и четвертый генераторы 3-6 тока, переключатель 7 тока, запирающие элементы 8 и 9 на диодах, источник 10 сигнала, повторитель 11 напр жени , регулирующие элементы 12 и 13 на n-канальных транзисторах , первый и второй источники 14 и 15 смещени напр жени , первую и вторую шины 16 и 17 питани устройства, информационный выход 18 устройства, шину 19 управлени переключателем 17.The device contains a key element 1 on a diode bridge, a storage element 2 on a capacitor, first, second, third and fourth current generators 3-6, current switch 7, locking elements 8 and 9 on diodes, signal source 10, voltage follower 11, regulating elements 12 and 13 on n-channel transistors, first and second sources 14 and 15 of voltage bias, first and second device power buses 16 and 17, device information output 18, switch control bus 19.

Устройство работает следующим образом .The device works as follows.

Аналоговый сигнал поступает от источника 10 сигнала на информационный вход мостового диодного ключа 1, токовые импульсы поступают на вход 19 устройства.An analog signal is supplied from the source 10 of the signal to the information input of the bridge diode switch 1, the current pulses are fed to the input 19 of the device.

При подаче на шину 19 управлени сигнала Выборка (крайнее правое положение переключател 7 на чертеже) через элемент 1 начинает протекать ток генератора 3, перевод щий диоды элемента 1 в открытое состо ние. При этом источник 10 сигнала через малое сопротивление элемента 1 начинает зар жать элемент 2. При напр жении на элементе 2 меньшем, чем напр жение на информационном входе элемента 1, потенциал на элементе 12 более низкий, чем на затворе элемента 13. Элемент 13 открываетс и генератор 6 оказываетс подключенным к шине нулевого потенциала устройства через открытый канал элемента 13. При этом сумма токов верхних генераторов 3 и 4,1з, 14 соответственно становитс больше тока нижнего генератора 5 Is:l3 + 14 Is или Д1 (1з +U) Is When a sampling signal is applied to bus 19 control (the extreme right position of switch 7 in the drawing), current 1 of the generator 3 begins to flow, bringing the diodes of element 1 to an open state. At the same time, the source 10 of the signal through a small resistance of element 1 begins to charge element 2. When the voltage on element 2 is less than the voltage on the information input of element 1, the potential on element 12 is lower than on the gate of element 13. Element 13 opens and the generator 6 is connected to the zero potential bus of the device through the open channel of the element 13. The sum of the currents of the upper generators 3 and 4.1z, 14, respectively, becomes greater than the current of the lower generator 5 Is: l3 + 14 Is or D1 (1h + U) Is

При этом разностный токД совместно с током источника сигнала 1с зар жает элемент 2.In this case, the differential current of current together with the current of the signal source 1c charges element 2.

В момент, когда напр жение на элементе 2 становитс равным напр жению на информационном входе элемента 1, элементы 12 и 13 наход тс в равновесном состо нии. При дальнейшем увеличении напр жени на элементе 2 потенциал на звтворе элемента 12 возрастает (по отношению к потенциалу на затворе элемента 13). Элемент 12At the moment when the voltage on element 2 becomes equal to the voltage on the information input of element 1, elements 12 and 13 are in equilibrium. With a further increase in the voltage at element 2, the potential at the end of element 12 increases (relative to the potential at the gate of element 13). Element 12

открываетс и генератор 6 через открытый канал элемента 12 оказываетс подключенным к выходу переключател 7 тока. При этом сумма токов нижних генераторов 5 и 6the generator 6 is opened and through the open channel of the element 12 is connected to the output of the current switch 7. The sum of the currents of the lower generators 5 and 6

тока (по схеме) Is, le соответственно становитс больше суммы верхних генераторов 6 1з, k Тогда Л H a+UHs+le).current (according to the scheme) Is, le, respectively, becomes greater than the sum of the upper generators 6 1h, k Then L H a + UHs + le).

Разностный ток Д| совместно с током источника 10 сигнала Ic разр жает элементDifferential current D | together with the current source 10 of signal Ic discharges the element

0 2.0 2.

В момент, когда напр жение на элементе 2 становитс равным напр жению на информационном входе элемента 1, элементы 12 и 13 наход тс в равновесном состо нии.At the moment when the voltage on element 2 becomes equal to the voltage on the information input of element 1, elements 12 and 13 are in equilibrium.

5 При этом ток генератора 6 тока перераспредел етс поровну по каналам элементов 12 и 13. При этом в схеме устройства устанавливаетс баланс токов 1з+ЦН5+1/2 |б.5 At the same time, the current of the current generator 6 is redistributed equally over the channels of the elements 12 and 13. In this case, the balance of the currents 1s + CN5 + 1 | 2 |

0 При подаче на шину 19 управлени переключателем сигнала Хранение (крайнее левое положение переключател 7 по схеме) ток U генератора 4 течет через элементы 8 и 9, мину элемент 1. На элементах 7 и 80 When a signal is transferred to the control switch bus 19, the storage (the leftmost position of the switch 7 according to the scheme) is the current U of the generator 4 flows through elements 8 and 9, mine element 1. On elements 7 and 8

5 создаетс напр жение, запирающее элемент 1. Источник 10 сигнала оказываетс изолированным от элемента 2. Суммарный ток (b+U) перераспредел етс между генераторами 5 и 6 тока.5, a voltage is generated to block element 1. Signal source 10 is isolated from element 2. The total current (b + U) is redistributed between current generators 5 and 6.

0 В режиме Хранение схема авторегулировани на дифференциальной паре элементов 12 и 13 практически не оказывает вли ни на работу устройства.0 In Storage mode, the auto-adjustment scheme on the differential pair of elements 12 and 13 has almost no effect on the operation of the device.

Математическое моделирование уст5 ройства показало, что по сравнению с изве- стным предлагаемое устройство обеспечивает большую точность (более чем на 40%) и большее быстродействие (более чем на 50%).Mathematical modeling of the device showed that in comparison with the well-known, the proposed device provides greater accuracy (by more than 40%) and greater speed (by more than 50%).

Claims

0 In order to provide the limiting speed and growth parameters of an analog storage device, it makes sense to implement it in the form of a monolithic integrated circuit on GaAs. Analog memory device containing a voltage follower, a signal source, a current switch, three current generators, a key element on a diode bridge, the first and second locking elements: on diodes, a storage element on a capacitor, the first output which is connected to the zero potential bus of the device, and the second to the information output of the key element and the input of the repeater, whose output is the information output of the device, the information input of the key element is connected to The signal source output, the inputs of the first and second current generators are connected and connected to the first power supply bus (positive) device, the output of the first current generator is connected to the first control input of the key element, the first information input of the current switch and the cathode of the first locking element, the anode which is combined with the cathode of the diode of the second locking element and connected to the zero potential bus of the device, the output of the second current generator is connected to the second control input of the key element, the second The information input of the current switch and the anode of the diode of the second regulating element, the input and output of the third current generator are connected respectively to the output of the current switch and the second power supply bus (negative) device, the information input of the key element is connected to the output of the signal source, the control input of the current switch connected to the task control bus

device modes, characterized in that, in order to increase accuracy and speed, the first and second control elements on n-channel transistors, the fourth current generator, the first and second voltage bias sources, the outputs of which are connected to the repeater output, are introduced into it voltage and information input of the key element, and the inputs are connected respectively to the gates of the transistors of the first and second control elements, the sources of which are combined and connected to the input of the fourth current generator, you the stroke of which is combined with the output of the third current generator, the drains of the transistors of the first and second control elements are connected respectively to the output of the current switch and the zero potential bus of the device.