SU1655309A3 - Способ обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра и устройство дл его осуществлени - Google Patents
Способ обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра и устройство дл его осуществлени Download PDFInfo
- Publication number
- SU1655309A3 SU1655309A3 SU843818872A SU3818872A SU1655309A3 SU 1655309 A3 SU1655309 A3 SU 1655309A3 SU 843818872 A SU843818872 A SU 843818872A SU 3818872 A SU3818872 A SU 3818872A SU 1655309 A3 SU1655309 A3 SU 1655309A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- signals
- elements
- partial
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H21/0025—Particular filtering methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Communication Control (AREA)
Abstract
Изобретение относитс к радиотехнике . Цель изобретени - повышение быстродействи . Дл осуществлени способа обработки цифровых сигна- лов используетс устройство, содержащее преобразователь 1 троичного сигнала в сигнал модул и знака, линию задержки 2, имеющую две ветви с отво
Description
Изобретение относитс к радиотехнике и может быть использовано в сие- темах передачи сигналов дл адаптивной коррекции искажений.
Цель изобретени - повышение быстродействи .
На чертеже приведен пример вы- полнени устройства дл осуществлени способа обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра.
Устройство содержит преобразова- тель 1 троичного сигнала в сигнал модул и знака, линию 2 задержки, имеющую две ветви 2.1 и 2.2 и отводы 2.1.0-2.1.(N-1) и 2.2.0-2.2.(N-1), многоканальный коммутатор опроса 3, содержащий мультиплексоры 3.1.1-3.1.W 3.2.1-3.2.W, кодирующий блок 4, накопитель 5 частичных сумм, блок 6 суммировани , содержащий сумматор 6.1 и входные регистры 6.2 и 6.3, дополни- тельный блок 7 суммировани , содержащий сумматор 7.1 и входные регистры 7.2 -и 7.3, счетчик 8, умножитель 9, коммутатор Ю, вход 11.
В предлагаемом способе обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра используетс следующий алгоритм обработки.
В (N-1)-ступенчатом трансверсаль- ном фильтре величина элемента tk выходного сигнала, содержащегос во временном элементе k, может быть описана как
N-I Ч .j C;,
где .- - величины элементов сигнала
отвода, по вл ющиес в это временном элементе в отдельных отводах линии 2 задержки; С - N коэффициентов фильтра,
которые определ ют свойства фильтра (частотную характеристику , временную характеристику). В случае адаптивной настройки фильтра отдельные коэффициенты С; фильтра могут быть постепенно установлены посредством итерации, котора может быть описана с помощью формулы
c.Wi c:(Krs uGX.;
где и представл ет собой так называемую регулирующую величину, котора определ ет врем установки фильтра в желаемое состо ние и требуемые коэффициенты длины слова и тем самым точность фильтра, котора , однако дл обеспечени надежной установки (сходимости фильтра) также не может быть выбрана слишком большой, Д(5 вл етс ошибкой, остающейс по отношению к преследуемой заданной величине рассмотренного элемента выходного сигнала . Вместо такой ошибки можно в случа необходимости использовать только ее знак зйп(Д.ц) как установочный критерий .
Предлагаемое устройство имеет прежде всего на своем входе снабженную
отводами (0,1,2,3N-, N-1) (11-1) ступенчатую линию 2 задержки, на вход которой поступает подлежавши обработке цифровой сигнал. В прообричовате- ле 1 подводимый на вход 11 линии 2 задержки подлежащий обраПогке троичный сигнал прежде всего перекодируют в пару бинарных сигналов, охватывающую двоичный сигнал модул и ;воич51655 );)9
ный сигнал знака. Лини 2 задержки
имеет CN-1)-ступенчатую ветвь 2.1, в которую поступает двоичный сигнал знака, и (N-1)-ступенчатую ветвь 2.2. в которую поступает двоичный сигнал модул . Кажда группа из W друг за другом следукицих отводов линии 2 задержки , имеющей N/W групп отводов, соединена с группой входов, соответствующих этой группе отводов, многоканального коммутатора 3, имеющего N/W групп входов. Многоканальный коммутатор 3 может иметь дл каж дои ветви 2.1, 2.2 линии задержки со ответственно W синфазно управл емых с помощью счгетчика 8 мультиплексоров 3.1.1-3.1.W, 3.2.1-3. 2.W с N/W входа ми, соответствующие входы которых подсоединены к соответствующим друг другу отводам отдельных групп стволов . В примере исполнени , в котором друг за другом следующих отводов объединены в группу, при этом образующие такую группу отводы 2.1.0, 2.1.1, имеющие таких групп отводов 2.1.0-2.1.(Г1-1) ветви 2.1 линии 2 задержки, соединены с соответствующими этой группе отводов пер выми входами обоих мультиплексоров 3.1.1 и 3.1.W, а следующа группа обоих отводов 2.1.2 и 2.1.3 соединена с вторыми входами этих мультиплексоров и т.д., отводы 2.1.(М-2) и 2.1(N-1), образующие последнюю группу отводов, соединены с последними входами обоих мультиплексоров 3.1.1 и 3.1.W.
Подобным образом соединены отводы второй ветви 2.2 линии задержки с входами мультиплексоров 3.2.1-3.2.W.
Многоканальный коммутатор 3, образованный посредством четырех мультиплексоров 3.1.1-3.2.W, может быть в N/W раз быстрее, чем лини 2 задержки , так что на каждый шаг задержки , т.е. в каждый временной элемент , считываютс все отводы линии задержки.
Выходы мультиплексоров 3.1.1- 3.2.W подключены к общему кодирующему блоку 4, образованному в примере исполнени посредством посто нного блока пам ти (ROM), в котором считанна с помощью многоканального коммутатора 3 пара следующих друг за другом элементов троичного сигнала, т.е. соответствующий такой паре элементов троичного сигнала квадруполь,.
может быть перекодирован следующим из табл. 1 способом с помощью элементов двоичного сигнала, по вл ющихс на соответствующих отводах обоих ппт- вей 2.1 и 2.2 линии задержки.
В табл. 1 в колонках t
и t
25
привод тс возможные пары следующих один за другим элементов троичного
10 сигнала, а в колонках гл. 1.1, in.l.W, m. ;.. 1 и m.2.W им соответствую, по вл ющиес на выходах мультиплексоров 3.1.1, 3.1.W, 3.2.1 и 3.2.W биты сигнала знака и сигнала модул . По вллю- 15 тщес на выходах кодирующего блока 4 управл ющие биты P|-PJ-, соответствующие отдельным квадрупол м битов сигнала знака и сигнала модул , приведены в табл. 1 в колонках P,-PS-. При этом управл ющие биты р- и рф, в дополнение к групповому адресу, выданному счетчиком 8, служат выборке накопительных чеек накопител 5 сигналов частичных сумм.
В накопителе 5, выполненном при адаптивном фильтровании сигналов, как накопитель считывани и записи (RAM), накапливают сигналы частичных сумм, соответствующие A N/W возможным
30 комбинаци м W друг за другом следующих сигнальных элементов А-значимого цифрового сигнала из N/W друг за другом следующих групп элементов цифрового сигнала из соответствующих, оцененных согласно соответствующей настройке фильтра элементов сигнала отвода. В рассматриваемом здесь примере исполнени с и в накопителе 4 под каждым групповым адресом, т.е. соот4Q ветственно дл каждой j-й группы отводов (с ), . . .N/W-1), в принципе накапливают частичные суммы, указанные соответственно в колонке F табл. 2, где отдельные слагаемые представл ют
45 соответствующие данному индексу коэффициенты фильтра. Видно, что в принципе накапливают частичные суммы, соответствующие возможным комбинаци м следующих друг за другом
50 элементов троичного сигнала, из соответствующих , оцененных согласно настройке фильтра, т.е. умноженных на соответствующие коэффициенты фильтра элементов tk 2- сигнала от
5 вода, из которых атем согласно парам РЗ Р4 управл ющих битов - и тем самым I. соответствии со считанными -элементами сигнала отвода считывают час35
тичную сумму.
I
В табл. 2 в колонке F приведены дл 9 возможных комбинаций ,
4-2JH (( 1) ТР°ИЧНЫХ сиг налов и дл соответствующих табл. 1 управл ющих битов р.,, р результирую|цие согласно вьфажению V-r
F(k,J) CWJ.+V
частных сумм и оцененных с помощью коэффициента С; фильтра элементов а; сигнала отвода группы из таких элементов сигнала.
Требуема дл накоплени частичных сумм емкость накопител уменьшаетс , если накапливают только отличные от нул сигналы частичных сумм и если при знакосимметричном цифровом сигнале только однократно запоминают отличающиес только своим знаком сиг- напы частичных сумм, причем тогда в течение каждого шага задержки в соответствии с действительной комбинацией элементов цифрового сигнала прибавл ют или вычитают последовательно считанные сигналы частичных сумм дл образовани элемента выходного сигнала, а также снова подлежащего запоминанию исправленного сигнала частичных сумм. Таким образом, как это видно из следующих по снений работает также схема согласно чертежа.
Выход накопител 5 частичных сумм соединен с входным регистром 6.2 блока 6 суммировани сигналов, выходной сигнал которого поступает на вход входного регистра 6,3, что позвол ет последовательно суммировать сигналы частичных сумм, считываемые дл каждого шага задержки из накопител 5. Причем по вл ющийс на выходе кодирующего блока 4 управл ющий бит (р2 в табл. 1) указывает прибавл етс (при Р2(0 или вычитаетс (при р 1) наход ща с во входном регистре 6.2 частична сумма, посредством управл ющего бита (р, 0 в табл.1), по вл ющегос на выходе кодирующего устройства 4, запираетс входной регистр 6,2, если мгновенно достигнута сумма свертки должна оставатьс неизменной, так что не происходит ни сложени , ни вычитани . Если в течение элемента задержки были сумми ова- ны сигналы частичных сумм, соответствующие по вл ющимс в отводах 1. .1.0- ;l.1(N-1), 2.2.0-2. :.(N-1) линий задержки элементам цифровых сигналов,
5
0
5
0
5
0
5
0
5
т.е. были последовательно считаны и друг с другом сложены соответствующие сигналы частичных сумм дл соответствующего шага задержки в соответствии с N/W действительными комбинаци ми троичных сигналов, то в заключении на выходе блока 6 получают соответствующий обработанный, т.е. отфильтрованный, элемент выходного сигнала G.
Чтобы входной цифровой сигнал был правильно переработан в выходной цифровой сигнал, т.е. в известной степени (во временном диапазоне) отфильтрован , соответствующие желаемой характеристике фильтра сигналы частичных сумм должны быть накоплены в накопителе 5 частичных сумм. В схеме сигналы частичных сумм с процессе адаптации итеративно образуютс тем, что каждый из последовательно считанных сигналов частичных сумм, будучи скомбинированным с коррел ционной величиной , образует исправленный сигнал частичных сумм, как новый сигнал частичных сумм. Дл этого выход накопител 5 соединен с одним входным регистром 7.3 дополнительного блока 7, управл емым также с помощью кодирующего блока и который имеет второй входной регистр 7,2 дл по вл ющегос во врем каждого шага задержки сигнал До к ошибки, оцененного с помощью регулирующей величины б. Выход дополнительного блока 7, на котором образуетс сигнал Sj, соединен с входом записи накопител 5.
Сигнал u GK ошибки представл ет собой отклонение выходного сигнала G от заданной величины и может быть образован различными способами, например путем вычитани из выходного сигнала О этого же выходного сигнала, оцененного с помощью триггера 1Чмитта.
Сигнал &СК ошибки может также быть соответственно усреднен и/или должен также быть эффективным только по своему знаку, что здесь, однако, также более подробно не должно прослеживатьс .
Сигнал ЛQkошибки в дополнение к оценке с помощью регулирующей величины g может также быть оценен с помощью величины q, т.е. быть умноженным, причем в зависимости от выдаваемого кодирующим блоком управл ющего бита ру величина q при ) имеет значение 1 или (при ) значение 2. Как видно из табл. 1 величина q равна
сумме квадратов считанных элементов сигнала отвода. Посредством дополнительной оценки сигнала ошибки с помощью этой суммы квадратов эле- с ментов сигнала отвода или с помощью
скал рного произведени а „ а ..; векто/г 7 Г0
pa (..вектор - строка a t : ) описывающего с помощью своих частичных компонентов .yr,
), . . . , W-1 .) c.Mb.Nvn- ность элементов цифрового сигнала, по вл ющихс в k-м временном пломснте в отводах по линии 2 задержки, на самого себ (вектор - столбец a t- ; ) - в случае необходимости может быть ускорена адаптаци частичных сумм, описывающа с с помощью:
F(,pa а „J .
В табл. 2 представлены при цифровом сигнале с трем значени ми (троичном сигнапе) и групповом объединении соответственно W. I элементов отвода дев ть возможных частичных сумм F(k,j). Если вместо этого должен быть обработан двузначащий, т.е. имеющий только два значени 1 и -1 цифровой сигнал (двоичный сигнал), причем в отличие от чертежа, тогда при отсутствии преобразовател 1 кодов требуетс предусмотреть только одну ветвь линии 2 задержки, то при групповом объединении соответственно элементов сигналов отвода вл ютс возможными только четыре двухзвен- ные частичные суммы F табл. 2.
Вообще накопление частичных сумм при А-значимом, знакосимметричном цифровом сигнале требует емкость накопител 5 равную: 1/2-A -N/W частичных сумм при четном значении А подлежащего обработке цифрового сигнала, причем коэффициент 1/2 по вл етс ввиду того, что при знакосимметрии цифрового сигнала должна быть накоплена только половина возможных величин частичных сумм. При нечетном значении А число подлежа цих накоплению величин частичных сумм уменьшаетс на единицу, так как не требуетс запоминать, в таком случае требуетс емкость .накопител 5, равна 1/2(А - 1)N/W частичных сумм.
В табл. 3 приводитс число N./W требуемых на шаг задержки арифметических операций дл различных длин групп, а также требуема дл накоплени частичных сумм емкость накопител дл симметричного двоичного сигнала и дл симметричного троичного сигналл.
Видно, что при получаетс уменьшение вдвое числа требуемых арифметических операции (в сравнении с соответствующим известным
трансверсальным фильтром), причем необходима емкость накопител при фильтрации двоичного сигнала не попытаетс в то врем , как при фильтрации ции троичного сигнала она удваиваетс .
20
5
0
5
0
5
0
5
Claims (6)
- Формула изобретени1 . Способ обработки цифровых сигналов по типу предпочтительного адаптивного трансверсального фильтра, заключающийс в пошаговой задержке времени прохождени элементов сигнала на (N-1) шагов времени задержки, накоплении сигналов, которые соответствуют группе задержанных элементов сигналов , оцениваемых с учетом массовых коэффициентов, причем во врем шагов времени прохождени элементов сигналов с учетом действительных комбинаций задержанных элементов сигналов соответствующие сигналы последовательно считывают, суммируют друг с другом с образованием элементов выходного сигнала, отличающийс тем, что, с целью повышени быстродействи , накопление сигналов сумм осуществл ют путем суммировани частичных сумм соответствующих N/W (где ) следукнцих друг за другом групп А , где А - число уравнений элементов сигнала, W - число следующих друг за другом в группе задержанных элементов сигнала, возможных комбинаций следующих друг за другом в группе задержанных элементов сигнала, при этом во врем каждого шага времени прохождени элементов сигнала с учетом N /W действительных комбинаций задержанных элементов сигналов , соответствующие сигналы частичных сумм последовательно считывают и суммируют друг с другом с образованием элементов выходного сигнала.2. Способ по п. 1, отличающийс тем, что каждый из последовательно считанных сигналов частичных
- сумм скомбинирован с коррел ционной величиной и образует исправленный сигнал частичной суммы, который накапливают в качестве нового сигнала частичных сумм.3.Способ по п. 2, отличаю- щ и и с тем, что во врем каждого шага времени прохождени элементов сигнала отдельные сигналы частичных сумм корректируют в соответствии с по вл ющейс во врем шага времени прохождени элементов сигнала ошибкой выходного сигнала, оцененной с помощью установочной величины.
- 4.Способ по п. 3, отличающийс тем, что отдельные сигналы частичных сумм корректируют в соответствии с ошибкой выходного сигнала,
- оцененной с помощью установочной велико ним из входов дополнительного блокаины и суммы квадратов элементов сигала .5. Способ по пп. 1-4, отлиающийс тем, что сигналы частичных сумм, различающиес своим знаком, накапливают однократно, во врем шага времени прохождени эле- ментов сигналов последовательно считанные сигналы частичных сумм либо складывают, либо вычитают в соответствии с действительной комбинацией элементов сигнала дл образовани элемента выходного сигнала или дл снова подлежащего запоминанию исправного сигнала частичных сумм.
- 6. Устройство дл обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра, содержащее линию задержки с (N-1) ступен ми отводов, вход которой вл етс входом устройства, блок суммировани и многоканальный коммутатор, отличающеес
- + 1о-1+ 1о-1+ 1о -1о о о о о о I,L LОоLОоLО ;) I,L L L О О О L L Lтем, что введены кодирующий блок, накопитель частичных сумм, а многоканальный коммутатор выполнен с W выходами, где W - число отводов линии задержки в каждой из N/W групп, i-входы которого подключены к отводам i-й группы из N/W групп отводов линии задержки, выходы многоканального коммутатора подключены к входам кодирующего блока, выходы которого подключены к входам накопител частичных сумм, выход которого подключен к одному их входов блока суммировани ,5 выход которого соединен с его другим входом и вл етс выходом устройства./. Устройство по п. 6, отличающеес тем, что выход накопител частичных сумм соединен с одсуммировани , выход которого подключен к входу записи накопител частичных сумм, а другой вход дополни- тепьного блока суммировани вл етс 5 входом подачи сигнала ошибки, оцененного с помощью установочной величины .8.Устройство попп. 6и8, о т - личающе ес тем, что много0 канальный коммутатор выполнен в виде W мультиплексоров с N/W числом входов.9.Устройство по пп. 6-8, отличающеес тем, что кодирующий блок выполнен в виде посто нного накопител .10.Устройство по пп. 6-9, отличающеес тем, что лини задержки содержит две ветви с (N-1)Q ступен ми отводов, входы которых подключены к двум выходам преобразовател троичного сигнала в сигнал модул и знака соответственно. Т а б л и ц а 15L L L L 0 L L L L0 D 0LLL L LL I,0 Л.) )LL0 L 00 L 0 LL 0 L 00 L 0LТаблица
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833345284 DE3345284A1 (de) | 1983-12-14 | 1983-12-14 | Verfahren und schaltungsanordnung zur digitalsignalverarbeitung nach art eines vorzugsweise adaptiven transversalfilters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1655309A3 true SU1655309A3 (ru) | 1991-06-07 |
Family
ID=6216946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843818872A SU1655309A3 (ru) | 1983-12-14 | 1984-11-30 | Способ обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра и устройство дл его осуществлени |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4701873A (ru) |
| EP (1) | EP0149785B1 (ru) |
| JP (1) | JP2812679B2 (ru) |
| AT (1) | ATE35354T1 (ru) |
| AU (1) | AU577496B2 (ru) |
| CA (1) | CA1215132A (ru) |
| DE (2) | DE3345284A1 (ru) |
| FI (1) | FI83009C (ru) |
| HU (1) | HU189450B (ru) |
| LU (1) | LU85388A1 (ru) |
| NO (1) | NO166988C (ru) |
| SU (1) | SU1655309A3 (ru) |
| UA (1) | UA6011A1 (ru) |
| YU (1) | YU212084A (ru) |
| ZA (1) | ZA849663B (ru) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3414129A1 (de) * | 1984-04-14 | 1985-10-24 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Adaptiver entzerrer fuer digitale nachrichtenuebertragungssysteme mit einer uebertragungsgeschwindigkeit oberhalb der nyquistfrequenz |
| US4931973A (en) * | 1986-07-30 | 1990-06-05 | Asghar Safdar M | Method of generating updated transversal filter coefficients |
| US4809208A (en) * | 1987-04-03 | 1989-02-28 | Tektronix, Inc. | Programmable multistage digital filter |
| ATE87778T1 (de) * | 1987-09-30 | 1993-04-15 | Siemens Ag | Verfahren und schaltungsanordnung zur erzeugung von filtersignalen. |
| US5293611A (en) * | 1988-09-20 | 1994-03-08 | Hitachi, Ltd. | Digital signal processor utilizing a multiply-and-add function for digital filter realization |
| DE3841268A1 (de) * | 1988-12-08 | 1990-06-13 | Thomson Brandt Gmbh | Digitales filter |
| JPH0828649B2 (ja) * | 1989-02-16 | 1996-03-21 | 日本電気株式会社 | ディジタルフィルタ |
| JP3011948B2 (ja) * | 1989-07-31 | 2000-02-21 | パイオニア株式会社 | ディジタル等化器 |
| EP0413073A1 (en) * | 1989-08-16 | 1991-02-20 | International Business Machines Corporation | Adaptive loop gain phase filter |
| US5200564A (en) * | 1990-06-29 | 1993-04-06 | Casio Computer Co., Ltd. | Digital information processing apparatus with multiple CPUs |
| US5584034A (en) * | 1990-06-29 | 1996-12-10 | Casio Computer Co., Ltd. | Apparatus for executing respective portions of a process by main and sub CPUS |
| JPH04270510A (ja) * | 1990-12-28 | 1992-09-25 | Advantest Corp | ディジタルフィルタ及び送信機 |
| EP0545581B1 (en) * | 1991-12-06 | 1999-04-21 | National Semiconductor Corporation | Integrated data processing system including CPU core and parallel, independently operating DSP module |
| DE10302113B4 (de) * | 2003-01-21 | 2017-12-28 | Lantiq Deutschland Gmbh | Verfahren und Vorrichtung zur Reduzierung des Crest-Faktors eines Signals |
| DE10302161A1 (de) * | 2003-01-21 | 2004-08-05 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Reduzierung des Crest-Faktors eines Signals |
| US7672393B2 (en) * | 2006-08-02 | 2010-03-02 | Richtek Technology Corporation | Single-wire asynchronous serial interface |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3993890A (en) * | 1975-09-29 | 1976-11-23 | The United States Of America As Represented By The Secretary Of The Air Force | Combinatorial digital filter |
| FR2346911A1 (fr) * | 1975-12-22 | 1977-10-28 | Trt Telecom Radio Electr | Filtre numerique programmable |
| JPS6031127B2 (ja) * | 1976-02-06 | 1985-07-20 | 日本電気株式会社 | デイジタル・フイルタ |
| US4369499A (en) * | 1980-09-18 | 1983-01-18 | Codex Corporation | Linear phase digital filter |
| US4374426A (en) * | 1980-11-14 | 1983-02-15 | Burlage Donald W | Digital equalizer for high speed communication channels |
| US4377793A (en) * | 1981-01-13 | 1983-03-22 | Communications Satellite Corporation | Digital adaptive finite impulse response filter with large number of coefficients |
| US4468786A (en) * | 1982-09-21 | 1984-08-28 | Harris Corporation | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system |
| IT1159389B (it) * | 1983-04-19 | 1987-02-25 | Cselt Centro Studi Lab Telecom | Equalizzatore adattativo per segnali numerici |
| US4550415A (en) * | 1983-11-16 | 1985-10-29 | At&T Bell Laboratories | Fractionally spaced equalization using nyquist-rate coefficient updating |
| US4615026A (en) * | 1984-01-20 | 1986-09-30 | Rca Corporation | Digital FIR filters with enhanced tap weight resolution |
-
1983
- 1983-12-14 DE DE19833345284 patent/DE3345284A1/de not_active Withdrawn
-
1984
- 1984-05-30 LU LU85388A patent/LU85388A1/de unknown
- 1984-11-30 SU SU843818872A patent/SU1655309A3/ru active
- 1984-11-30 UA UA3818872A patent/UA6011A1/uk unknown
- 1984-12-05 NO NO844870A patent/NO166988C/no unknown
- 1984-12-11 EP EP84115135A patent/EP0149785B1/de not_active Expired
- 1984-12-11 DE DE8484115135T patent/DE3472342D1/de not_active Expired
- 1984-12-11 AT AT84115135T patent/ATE35354T1/de not_active IP Right Cessation
- 1984-12-12 ZA ZA849663A patent/ZA849663B/xx unknown
- 1984-12-12 CA CA000469867A patent/CA1215132A/en not_active Expired
- 1984-12-13 YU YU02120/84A patent/YU212084A/xx unknown
- 1984-12-13 HU HU844652A patent/HU189450B/hu not_active IP Right Cessation
- 1984-12-13 FI FI844920A patent/FI83009C/fi not_active IP Right Cessation
- 1984-12-13 AU AU36636/84A patent/AU577496B2/en not_active Ceased
- 1984-12-14 US US06/681,596 patent/US4701873A/en not_active Expired - Lifetime
- 1984-12-14 JP JP59263096A patent/JP2812679B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 898592, кл. Н 03 Н 17/04, 04.12.79. * |
Also Published As
| Publication number | Publication date |
|---|---|
| LU85388A1 (de) | 1984-09-11 |
| NO166988C (no) | 1991-09-18 |
| EP0149785B1 (de) | 1988-06-22 |
| FI844920A0 (fi) | 1984-12-13 |
| ZA849663B (en) | 1985-07-31 |
| US4701873A (en) | 1987-10-20 |
| DE3345284A1 (de) | 1985-06-27 |
| NO844870L (no) | 1985-06-17 |
| NO166988B (no) | 1991-06-10 |
| UA6011A1 (uk) | 1994-12-29 |
| EP0149785A1 (de) | 1985-07-31 |
| HU189450B (en) | 1986-07-28 |
| ATE35354T1 (de) | 1988-07-15 |
| AU3663684A (en) | 1985-06-20 |
| AU577496B2 (en) | 1988-09-22 |
| HUT36302A (en) | 1985-08-28 |
| FI83009C (fi) | 1991-05-10 |
| JPS60144014A (ja) | 1985-07-30 |
| DE3472342D1 (en) | 1988-07-28 |
| CA1215132A (en) | 1986-12-09 |
| FI83009B (fi) | 1991-01-31 |
| FI844920L (fi) | 1985-06-15 |
| JP2812679B2 (ja) | 1998-10-22 |
| YU212084A (en) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1655309A3 (ru) | Способ обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра и устройство дл его осуществлени | |
| US4486900A (en) | Real time pitch detection by stream processing | |
| US3665171A (en) | Nonrecursive digital filter apparatus employing delayedadd configuration | |
| US3906400A (en) | Transfer function realization with one-bit coefficients | |
| US3975587A (en) | Digital vocoder | |
| US5103416A (en) | Programmable digital filter | |
| US3822404A (en) | Digital filter for delta coded signals | |
| CN1126320C (zh) | 采样率转换器 | |
| US4727505A (en) | Convolution arithmetic circuit for digital signal processing | |
| US4866648A (en) | Digital filter | |
| US3959637A (en) | Digital filter | |
| US4992967A (en) | Digital filter using fourier transformation | |
| US4809209A (en) | Mybrid charge-transfer-device filter structure | |
| US3714402A (en) | Digital filter employing serial arithmetic | |
| US4027147A (en) | Binary multiplication unit with partial product and sum calculation time higher than multiplicand bit interval | |
| US4052605A (en) | Interpolating non-recursive digital filter | |
| EP0791242B1 (en) | Improved digital filter | |
| NO160750B (no) | Anordning for digi kontinuerlige bi tstroemmer. | |
| US3821527A (en) | Method and apparatus for walsh function filtering | |
| US5233549A (en) | Reduced quantization error FIR filter | |
| EP0156648B1 (en) | Convolution arithmetic circuit for digital signal processing | |
| GB2233849A (en) | Digital filters | |
| JPH0342729B2 (ru) | ||
| EP0373410B1 (en) | Memory for programmable digital filter | |
| AU636058B2 (en) | Interpolator for increasing the output word rate of a digital signal |