SU1649465A1

SU1649465A1 - Frequency deviation meter

Info

Publication number: SU1649465A1
Application number: SU884478476A
Authority: SU
Inventors: Эдуард Александрович Гуляев; Игорь Дмитриевич Филь; Марк Семенович Хотенок
Original assignee: Предприятие П/Я А-3903
Priority date: 1988-08-16
Filing date: 1988-08-16
Publication date: 1991-05-15

Abstract

Изобретение может быть использовано в вычислительных и измерительных устройствах в системах контрол и автоматики. Цель изобретени - повышение надежности работы устройства. Устройство дл измерени девиации частоты содержит формирователь 1 импульсов, преобразователь частота-код 2, первый и второй регистры 4 и 5 пам ти, первый и второй цифровые компараторы 6 и 7, блок 3 .выделени второго импульса, первый и второй элементы ИЛИ 8 и 9.1 ил.The invention can be used in computing and measuring devices in control and automation systems. The purpose of the invention is to increase the reliability of the device. A device for measuring the frequency deviation contains a pulse shaper 1, a frequency-code converter 2, first and second memory registers 4 and 5, first and second digital comparators 6 and 7, block 3 of the second pulse extraction, first and second elements OR 8 and 9.1 silt

Description

Изобретение относится к измерительной технике и может быть использовано для измерения девиации частоты.The invention relates to measuring technique and can be used to measure frequency deviation.

Целью изобретения является повышение надежности работы устройства.The aim of the invention is to increase the reliability of the device.

На чертеже представлена блок-схема устройства.The drawing shows a block diagram of a device.

Устройство содержит формирователь 1 импульсов, преобразователь частота-код 2, блок 3 выделения второго импульса, первый и второй регистры 4, 5 памяти, первый и второй цифровые компараторы 6,7, первый и второй элементы ИЛИ 8, 9.The device comprises a pulse shaper 1, a frequency-code converter 2, a second pulse allocation unit 3, first and second memory registers 4, 5, first and second digital comparators 6.7, first and second elements OR, 8, 9.

Выход формирователя 1 импульсов соединен со входом преобразователя частотакод 2 и входом блока 3 выделения второго импульса. Выход преобразователя частотакод 2 соединен со. входами регистров памяти 4 и 5 и вторыми входами цифровых компараторов 6 и 7, выходы которых соединены соответственно со вторыми входами элементов ИЛИ 8 и 9, первые входы которых соединены между собой и выходом блока 3 выделения второго импульса.The output of the pulse shaper 1 is connected to the input of the frequency converter code 2 and the input of the block 3 allocation of the second pulse. The output of the frequency converter code 2 is connected to. the inputs of the memory registers 4 and 5 and the second inputs of the digital comparators 6 and 7, the outputs of which are connected respectively to the second inputs of the elements OR 8 and 9, the first inputs of which are connected to each other and the output of the block 3 allocation of the second pulse.

Устройство работает следующим образом.The device operates as follows.

Перед началом измерений регистры памяти 4 и 5 устанавливаются в нулевое состояние. На вход устройства поступает ЧМ-сигнал. Фррмирователь 1 импульсов в момент пересечения входным напряжением нулевого уровня (в одну сторону) вырабатывает короткие импульсы, следующие с частотой входного сигнала.Before starting measurements, memory registers 4 and 5 are set to zero. An FM signal is input to the device. The pulse shaper 1 at the moment the input voltage crosses the zero level (one way) generates short pulses that follow with the frequency of the input signal.

На выходе преобразователя частотакод 2 появляется код числа, который характеризует мгновенную частоту сигнала. Этот код обновляется после каждого импульса, поступающего на вход преобразователя частота-код 2. Этот код поступает на входы регистров 4 и 5 памяти и на вторые входы цифровых компараторов 6 и 7.At the output of the frequency converter code 2, a number code appears that characterizes the instantaneous frequency of the signal. This code is updated after each pulse received at the input of the frequency-to-code converter 2. This code is fed to the inputs of memory registers 4 and 5 and to the second inputs of digital comparators 6 and 7.

Блок 3 выделения второго импульса пропускает только второй импульс, приходящий с выхода формирователя импульсов 1, т.е. срабатывает в момент окончания первого периода входного измеряемого сигнала. Импульс с выхода блока 3 выделения второго импульса через элементы ИЛИ 8 й производит первоначальную запись информации с выхода преобразователя частотакод 2 соответственно в регистры 4 и 5 памяти.Block 3 of the allocation of the second pulse passes only the second pulse coming from the output of the pulse shaper 1, i.e. triggered at the end of the first period of the input measured signal. The pulse from the output of block 3 of the allocation of the second pulse through the elements of OR 8 produces the initial recording of information from the output of the frequency converter code 2, respectively, in the registers 4 and 5 of the memory.

Сменный коде выхода преобразователя, частота-код 2 поступает на вторые входы цифровых компараторов 6 и 7, где сравнивается с кодом чисел, занесенных в регистры памяти 4 и 5.Replaceable by the converter output code, frequency-code 2 is supplied to the second inputs of digital comparators 6 and 7, where it is compared with the code of numbers entered in memory registers 4 and 5.

Если А - число, занесенное в регистр памяти, а В - показание цифрового частотного детектора, то сигнал на выходе цифрового компаратора 6 появляется при соблюдении неравенства В >А. При соблюдении неравенства А > В появляется сигнал на выходе цифрового компаратора 7.If A is the number entered in the memory register, and B is the reading of the digital frequency detector, then the signal at the output of the digital comparator 6 appears when the inequality B> A is observed. Subject to the inequality A> B, a signal appears at the output of the digital comparator 7.

Сигнал с выхода цифрового компаратора 6 или 7 через соответствующий элемент ИЛИ 8 или 9 производит запись очередной информации в регистр памяти 4 или 5.The signal from the output of the digital comparator 6 or 7 through the corresponding element OR 8 or 9 records the next information in the memory register 4 or 5.

Таким образом, в регистрах 4 и 5 памяти появляются коды чисел, соответствующие минимальной и максимальной частоте сигнала.Thus, in the registers 4 and 5 of the memory appear codes of numbers corresponding to the minimum and maximum frequency of the signal.

Claims

Claim

A device for measuring frequency deviation, comprising a pulse shaper and a frequency-code converter in series, the output of which is connected to the input of the first memory register, the outputs of which are connected to the first input of the first digital comparator, as well as a second memory register, characterized in that, in order to increase reliability of operation, a second digital comparator, a second pulse allocation unit and the first and second OR elements are introduced into it, and the input of the second pulse allocation unit is connected to the output of the ator pulses, and the output is connected to first inputs of OR elements. the outputs of which are connected respectively to the recording inputs of the first and second memory registers, and the second inputs of the OR elements are connected respectively to the outputs of the first and second digital comparators, the second inputs of which are interconnected with the outputs of the frequency-code converter, and the input of the second memory register.