SU1297060A1 - Device for checking logic circuits - Google Patents

Device for checking logic circuits Download PDF

Info

Publication number
SU1297060A1
SU1297060A1 SU853961876A SU3961876A SU1297060A1 SU 1297060 A1 SU1297060 A1 SU 1297060A1 SU 853961876 A SU853961876 A SU 853961876A SU 3961876 A SU3961876 A SU 3961876A SU 1297060 A1 SU1297060 A1 SU 1297060A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
frequency divider
circuit
information
Prior art date
Application number
SU853961876A
Other languages
Russian (ru)
Inventor
Михаил Анатольевич Шепелев
Виталий Михайлович Бабушкин
Леонид Федорович Чумак
Донат Андреевич Шушко
Original Assignee
Предприятие П/Я В-8772
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8772 filed Critical Предприятие П/Я В-8772
Priority to SU853961876A priority Critical patent/SU1297060A1/en
Application granted granted Critical
Publication of SU1297060A1 publication Critical patent/SU1297060A1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  и диагностики интегральных логических микросхем и устройств, построенных на их основе. Цель изобретени  - повышение быстродействи  . Устройство позвол ет контролировать сложные логические схемы без разработки специальных тестов за минимальное врем . Оно содержит генератор 1 задающих воздействий, первый делитель частоты 2, второй делитель частоты 3, контролируемую схему 4, эталонную логическую схему 5, первый 6 и второй 7 датчики тока, первый 8 и второй 9 фильтры нижних частот, блок вычитани  10, пороговый элемент 11, анализатор спектра 12, аналого- цифровой преобразователь 13, схему сравнени  14, блок посто нной пам ти 15, счетчик 16 и блок индикации 17. Кроме того, устройство позвол ет определ ть характер неисправности с точностью до компонента. 1 ил. О) /7 Э :о The invention relates to computing and can be used to monitor and diagnose integrated logic chips and devices based on them. The purpose of the invention is to increase speed. The device allows to control complex logic circuits without developing special tests for the minimum time. It contains a generator of setpoint effects, the first frequency divider 2, the second frequency divider 3, the controlled circuit 4, the reference logic 5, the first 6 and second 7 current sensors, the first 8 and second 9 low-pass filters, the subtraction unit 10, the threshold element 11 , spectrum analyzer 12, analog-to-digital converter 13, comparison circuit 14, fixed memory unit 15, counter 16 and display unit 17. In addition, the device allows determining the nature of the fault with accuracy to the component. 1 il. O) / 7 E: o

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  и диагностировани  интегральных логических микросхем и устройств, построенных на их основе.The invention relates to automation and computing and can be used to monitor and diagnose integrated logic chips and devices based on them.

Целью изобретени   вл етс  повышение быстродействи .The aim of the invention is to increase speed.

На чертеже показана структурна  схема устройства.The drawing shows a block diagram of the device.

Устройство содержит генератор 1 задающих воздействий, первый делитель частоты 2, второй делитель частоты 3, контролируемую схему 4, эталонную схему 5, первый 6 и второй 7 датчики тока, первый 8 и второй 9 фильтры нижних частот, блок вычитани  10, пороговый элемент 11, анализатор спектра 12, аналого-цифровойThe device contains a generator of setpoint effects, the first frequency divider 2, the second frequency divider 3, the controlled circuit 4, the reference circuit 5, the first 6 and second 7 current sensors, the first 8 and second 9 low-pass filters, subtraction unit 10, threshold element 11, spectrum analyzer 12, analog-digital

10ten

сигнал, разрешающий работу счетчика 16, второй вход которого соединен с генератором 1 задающих воздействий. При этом счетчик начинает преобразовывать импульсный сигнал в двоичную последовательность, поступающую на адресные входы блока 15. Из блока 15 извлекаетс  информаци  о возможных неисправност х контролируемой схемы, причем длина слова такова, что в первой половине его записана информаци  о возможной неисправности , а во второй - код неисправности.the signal that permits the operation of the counter 16, the second input of which is connected to the generator 1 of the setting influences. At the same time, the counter begins to convert the pulse signal into a binary sequence arriving at the address inputs of block 15. Information about possible malfunctions of the monitored circuit is extracted from block 15, and the word length is such that the first half of it contains information about a possible malfunction, and the second trouble code.

необходимый дл  индикации результа- 5 тов в блоке индикации 17. При совпадении данных;, хран щихс  в блоке 15, с данными, снимаемыми с АЦП 13, схема 14 сравнени  вырабатьшает сигнал, блокирующий работу генератора 1 запреобразователь (АЦП) 13, схему срав- дающих воздействий. При этом блок нени  14, блок 15 посто нной пам ти, 17 индикации индицирует характер несчетчик 16 и блок 17 индикации.necessary for indicating the results in the display unit 17. If the data; stored in unit 15 coincides with the data removed from the ADC 13, the comparison circuit 14 produces a signal that blocks the operation of the generator 1 transducer (ADC) 13, compare giving influences. In this case, the block 14, the block 15 of the permanent memory, 17 the display indicates the nature of the counter 16 and the block 17 of the display.

Устройство работает следующим образом .The device works as follows.

Генератор 1 вырабатывает высокочастотный импульсный сигнал, который с помощью первого делител  частоты преобразуетс  в множество сигналов некратных частот. Каждый из этих сигналов поступает на соответствующий вход контролируемой схемы 4 и эталонной схемы 5. Первый 6 и второй 7 датчики тока вырабатывают сигналы , закон изменени  которых соответствует изменени м тока в цеп х контролируемой и эталонной логичес- ких схем соответственно. Первый 8 и второй 9 фильтры нижних частот производ т фильтрацию сигналов с целью исключени  высокочастотных импульсных помех. Блок вычитани  10 определ ет разность между сигналами, снимаемыми с датчиков тока. Полученна  разность значений сигналов поступает на входы порогового элемента 11 и анализатора спектра 12, При значении рассогласовани , превышающем определенную величину, установленную заранее в виде порога срабатывани  порогового элемента, на выходе последнего по вл етс  логический сигнал , характеризующий наличие неисправности в схеме 4. Данный сигнал порогового элемента 11  вл етс  сигналом пуска дл  АЦП 13, входы которого соединены с выходами анализатора спектра 12. По окончании преобразовани  АЦП 13 вырабатьгоаетGenerator 1 generates a high-frequency pulse signal, which is converted by the first frequency divider into a plurality of non-multiple frequency signals. Each of these signals is fed to the corresponding input of the monitored circuit 4 and the reference circuit 5. The first 6 and second 7 current sensors produce signals whose law changes correspond to changes in the current in the circuits of the controlled and reference logic circuits, respectively. The first 8 and second 9 low-pass filters filter the signals to eliminate high-frequency impulse noise. The subtraction unit 10 determines the difference between the signals taken from the current sensors. The resulting difference in signal values is fed to the inputs of threshold element 11 and spectrum analyzer 12. When the error value exceeds a certain value set in advance as a threshold threshold, a logical signal appears at the output of the latter characterizing the presence of a fault in circuit 4. This signal the threshold element 11 is the trigger signal for the ADC 13, the inputs of which are connected to the outputs of the spectrum analyzer 12. Upon completion of the conversion, the ADC 13 produces

сигнал, разрешающий работу счетчика 16, второй вход которого соединен с генератором 1 задающих воздействий. При этом счетчик начинает преобразовывать импульсный сигнал в двоичную последовательность, поступающую на адресные входы блока 15. Из блока 15 извлекаетс  информаци  о возможных неисправност х контролируемой схемы, причем длина слова такова, что в первой половине его записана информаци  о возможной неисправности , а во второй - код неисправности.the signal that permits the operation of the counter 16, the second input of which is connected to the generator 1 of the setting influences. At the same time, the counter begins to convert the pulse signal into a binary sequence arriving at the address inputs of block 15. Information about possible malfunctions of the monitored circuit is extracted from block 15, and the word length is such that the first half of it contains information about a possible malfunction, and the second trouble code.

2525

30thirty

исправности. Если же.за врем  цикла, устанавливаемого в виде коэффициента делени  делител  3 частоты,в блок индикации не. поступают данные о характере неисправности, т.е, не срабатывает пороговый элемент, АЦП, счетчик и блок 15,то второй делитель 3 частоты формирует сигнал Испра- подаваемый в блок 17,serviceability. If, however, the cycle time, which is set as the division factor of the 3 frequency divider, is not in the display unit. the data on the nature of the malfunction comes in, i.e., the threshold element, the ADC, the counter and the block 15 do not work, then the second frequency divider 3 generates a signal to be sent to block 17,

вен.veins.

ормула изобретени formula of invention

4040

4545

Устройство дл  контрол  логических схем, содержащее генератор за35 дающих воздействий, первьй делитель частоты, анализатор спектра, схему сравнени , эталонную схему, блок ин- дикахщи, причем первый выход генератора задающих воздействий соединен с входом первого делител  частоты,первый выход которого подключен к входу эталонной схемы и  вл етс  информационным выходом устройства дл  подключени  к входу контролируемой схемы , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены второй делитель частоты, счетчик, два датчика тока, два фильтра нижних частот , блок вычитани , пороговый элемент , аналого-цифровой преобразователь и блок посто нной пам ти, причем входы первого и второго датчиков тока подключены соответственно к ходу эталонной схемы и информационному входу устройства дл  подключени к выходу контролируемой схемы, выходы первого и второго датчиков токаA device for monitoring logic circuits containing a generator of overvoltage influences, a first frequency divider, a spectrum analyzer, a comparison circuit, a reference circuit, an indicator unit, the first output of the master oscillator of actions acting on the input of the first frequency divider, the first output of which is connected to the input of the reference oscillator. circuit and is an information output of the device for connection to the input of the controlled circuit, characterized in that, in order to increase the speed of the device, a second frequency divider is inserted into it, sensor, two current sensors, two low-pass filters, a subtraction unit, a threshold element, an analog-to-digital converter and a permanent memory unit, with the inputs of the first and second current sensors connected to the reference circuit and information input of the device, respectively, for connecting to the output circuits, outputs of the first and second current sensors

5050

312970604312970604

через соответствующие фильтры нижнихкода неисправности которого подклю- частот подключены к соответствующимчен к первому входу блока индикации, входам блока вычитани , выход разнос-второй вход которого подключен к вы- ти которого соединен с входами поро-ходу второго делител  частоты,вход гового элемента и анализатора спект- которого подключен к второму выходу ра, выход которого подключен к инфор-первого делител  частоты, выход ра- мационному входу аналого-цифровоговенства схемы сравнени  соединен с преобразовател , вход запуска кото-входом блокировки генератора задаю- - рого подключен к выходу пороговогощих воздействий, второй выход кото- элемента, информационный выход ана- )0рого соединен с счетным входом счет- лого-цифрового преобразовател  соеда -чика, вход разрешени  которого соединен с первым входом схемы сравнени ,нен с выходом конца преобразовани  второй вход которой соединен с выхо-аналого-цифрового преобразовател , дом информации о возможной неисправ-выход счетчика подключен к адресно- ностй блока посто нной пам ти, выход 15му входу блока посто нной пам ти.through the corresponding filters of the lower fault codes of which the sub-frequencies are connected to the corresponding to the first input of the display unit, the inputs of the subtraction unit, the output of the spacing-second input of which is connected to the output of which is connected to the inputs of the pso-path of the second frequency divider - which is connected to the second output of the ra, the output of which is connected to the information-first frequency divider, the output to the analog-digitization analogue of the comparison circuit is connected to the converter, the start input of which blocking the generator of the driver is connected to the output of the threshold effects, the second output of which element, the information output ana-) 0 is connected to the counting input of the digital-to-digital converter, connected to the first input of the comparison circuit, With the output of the conversion end, the second input of which is connected to the output analog-digital converter, the house of information about possible malfunction - the output of the counter is connected to the address address of the fixed memory unit, the output to the 15th input of the fixed memory unit.

Claims (1)

Формула изобретенияClaim Устройство для контроля логических схем, содержащее генератор за55 дающих воздействий, первый делитель частоты, анализатор спектра, схему сравнения, эталонную схему, блок индикации, причем первый выход генератора задающих воздействий соединен с входом первого делителя частоты,первый выход которого подключен к входу эталонной схемы и является информационным выходом устройства для подключения к входу контролируемой схе45 мы, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены второй делитель частоты, счетчик, два датчика тока, два фильтра нижних час50 тот, блок вычитания, пороговый элемент, аналого-цифровой преобразователь и блок постоянной памяти, причем входы первого и второго датчиков тока подключены соответственно к вы55 ходу эталонной схемы и информационному входу устройства для подключения к выходу контролируемой схемы, выходы первого и второго датчиков тока через соответствующие фильтры нижних частот подключены к соответствующим входам блока вычитания, выход разности которого соединен с входами порогового элемента и анализатора спектра, выход которого подключен к информационному входу аналого-цифрового преобразователя, вход запуска которого подключен к выходу порогового элемента, информационный выход ана- 10 лого-цифрового преобразователя соединен с первым входом схемы сравнения, второй вход которой соединен с выходом информации о возможной неисправности блока постоянной памяти, выход 15 кода неисправности которого подключен к первому входу блока индикации, второй вход которого подключен к выходу второго делителя частоты,вход которого подключен к второму выходу первого делителя частоты, выход равенства схемы сравнения соединен с входом блокировки генератора задаю- щих воздействий, второй выход которого соединен с счетным входом счетчика, вход разрешения которого соединен с выходом конца преобразования аналого-цифрового преобразователя, выход счетчика подключен к адресному входу блока постоянной памяти.A device for controlling logic circuits, comprising a generator of 55 driving actions, a first frequency divider, a spectrum analyzer, a comparison circuit, a reference circuit, an indication unit, the first output of the driving generator being connected to the input of the first frequency divider, the first output of which is connected to the input of the reference circuit and It is the information output of the device for connecting to the input of the controlled circuit, characterized in that, in order to increase the speed of the device, a second frequency divider, counters, are introduced into it , two current sensors, two lower hour filters, one subtraction unit, a threshold element, an analog-to-digital converter and a permanent memory unit, the inputs of the first and second current sensors being connected respectively to the output of the reference circuit and the information input of the device for connecting to the output of the monitored circuit , the outputs of the first and second current sensors through the corresponding low-pass filters are connected to the corresponding inputs of the subtraction unit, the difference output of which is connected to the inputs of the threshold element and the analyzer a device whose output is connected to the information input of an analog-to-digital converter, the start input of which is connected to the output of a threshold element, the information output of an analog-to-digital converter is connected to the first input of the comparison circuit, the second input of which is connected to the output of information about a possible malfunction of the constant memory, the output of which 15 trouble code is connected to the first input of the display unit, the second input of which is connected to the output of the second frequency divider, the input of which is connected to the second output a first frequency divider, output equality comparison circuit connected to the oscillator input zadayu- boiling blocking effects, the second output of which is connected to the counting input of a counter, whose enable input connected to the output end of the conversion analog-digital converter, the counter output is connected to the address input of the constant memory block.
SU853961876A 1985-10-05 1985-10-05 Device for checking logic circuits SU1297060A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853961876A SU1297060A1 (en) 1985-10-05 1985-10-05 Device for checking logic circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853961876A SU1297060A1 (en) 1985-10-05 1985-10-05 Device for checking logic circuits

Publications (1)

Publication Number Publication Date
SU1297060A1 true SU1297060A1 (en) 1987-03-15

Family

ID=21200223

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853961876A SU1297060A1 (en) 1985-10-05 1985-10-05 Device for checking logic circuits

Country Status (1)

Country Link
SU (1) SU1297060A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 608125, кл. G 05 В 23/02, 1976. Авторское свидетельство СССР 656064, кл. G 06 F 11/26, 1977. *

Similar Documents

Publication Publication Date Title
JPH01320424A (en) Apparatus for detecting position of mobile machine element
SU1297060A1 (en) Device for checking logic circuits
US4852104A (en) Solid-state reader device for a cumulative operations measurement system
JPH0217415A (en) Method and apparatus for evaluating signal of increment type transmitter
US4722094A (en) Digital rate detection circuit
SU1764057A2 (en) Device for checking logical circuits
SU1649465A1 (en) Frequency deviation meter
KR910001846B1 (en) Checking machine of velocity of motor
SU1285411A1 (en) Device for checking generators
SU1397740A1 (en) Temperature-measuring device
SU1367155A1 (en) Self-check a-d converter
SU1381570A1 (en) Device for telemetering
SU898621A1 (en) Counter testing device
SU1622845A1 (en) Device for automatic measuring of extremum frequences of piezoelectric transducers
SU641490A1 (en) Shaft angular position-to-code converter checking device
SU1647446A1 (en) Device for phase shift measurement
SU1765719A1 (en) Digital temperature meter
SU1181118A1 (en) Malfunction diagnosis device for pulser
SU1103198A1 (en) Digital revolution relay register control system
RU1793361C (en) Device for eddy-current inspection of surface layers of metal parts
SU524206A1 (en) Engine Speed Control
SU1325417A1 (en) Monitoring device
SU375777A1 (en) CONVERTER "CODE - TIME INTERVAL"
SU441532A1 (en) Device for detecting faults in logic circuits
SU1679392A1 (en) Device for measuring air moving velocity