SU1642582A1 - Многофункциональный настраиваемый триггер - Google Patents
Многофункциональный настраиваемый триггер Download PDFInfo
- Publication number
- SU1642582A1 SU1642582A1 SU884611465A SU4611465A SU1642582A1 SU 1642582 A1 SU1642582 A1 SU 1642582A1 SU 884611465 A SU884611465 A SU 884611465A SU 4611465 A SU4611465 A SU 4611465A SU 1642582 A1 SU1642582 A1 SU 1642582A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- nand
- output
- trigger
- elements
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - расширение функциональных возможностей триггера за счет реализации функций IK-, S-, R- и Т-триг- геров. Многофункциональный настраиваемый триггер содержит пр мой и инверсный выходы 1 и 2, выход 3 индикации окончани переходных процессов, элемент И-ИЛИ- НЕ 4, первый - дес тый элементы И-НЕ 5-14, первый и второй элементы НЕ 15 и 16, вход 17 управлени фазовым состо нием, первый - четвертый информационные входы 18-21. Настройка триггера на реализацию различных функций осуществл етс в соответствии с таблицей. 1 табл. ,1 ил. & Ё О 4 ГО СП 00 N3
Description
Изобретение относитс к вычислительной технике и может быть использовано R устройствах автоматики и вычислительной техники.
Цель изобретени - расширение функциональных возможностей триггера за счет реализации функций IK-, S-, R- и Т-тригге- ров.
На чертеже приведена функциональна схема триггера,
Многофункциональный настраиваемый триггер содержит пр мой и инверсный выходы 1 и 2, выход 3 индикации окончани переходных процессов, элемент И-ИЛИ- НЕ 4, первый - дес тый элементы И-НЕ 5-14, первый и второй элементы НЕ 15 и 16,- вход 17 управлени фазовым состо нием, первый - четвертый информационные входы 18-21.
Триггер работает следующим образом.
Первый и второй элементы И-НЕ 5, 6 образуют бистабильную чейку, вл ющуюс асинхронным RS-триггером с инверсными входами. Элементы И-НЕ 7-14 и элементы НЕ 15, 16 образуют схему управлени бистабильной чейкой.
Если сигнал на входе 17 управлени фазовым состо нием триггера обозначить через а, сигналы на пр мом 1 и инверсном 2 выходах триггера - через у и у, а сигналы на информационных входах 18-21 - через Х1-Х4 соответственно, то на выходах схемы управлени (7 и 8) будут реализованы функции S и R соответственно, где
);
R aS():
F (Х1/Х2 ХЗ) УФ4 Х2-ХЗ)« У.
В нерабочей фазе при а 0 функции управлени бистабильной чейкой принимают значени S 0 и R 0, и бистабиль- на чейка сохран ет свое прежнее состо ние.
В рабочей фазе при а 1 в первый момент времени функции S nR сохран ют свое прежнее состо ние.т.е. S - R а в следующий момент S a(S v FvR) .O) F; R a S (Fv/R) I.Q-( FvO) F, при этом в зависимости от значени функции возможны два следующих случа :
a)S 1; R 0;
6)S 0; .
В последующие моменты времени функции управлени бистабильной чейкой будут иметь дл этих случаев значени :
a)S a()1.(№0)1; R.-a-S(FvR ) Ы -(F/O) 0:
б) S a(S V F R) a(0 v F 1) 0; R a S(F R) 1 «0(F И) 1, то есть в дальнейшем значени функций S и R сохран ютс неизменными до следующего изменени сигнала управлени фазовым состо нием триггера а, а переключение триггера происходит только в начале рабочей фазы после по влени сигнала а 1, при этом значени функций управлени бистабильной чейкой
S F; R F.
Настройка триггера на реализацию раз- личных функций осуществл етс в соответствии с таблицей.
Claims (1)
- Формула изобретени Многофункциональный настраиваемыйтриггер, содержащий первый, второй, третий и четвертый элементы И-НЕ, причем пр мой выход триггера соединен с выходом первого элемента И-НЕ и с первым входом второго элемента И-НЕ, выход которого соединен с инверсным выходом триггера и с первым входом первого элемента И-НЕ, второй вход которого соединен с выходом третьего элемента И-НЕ, второй вход второго элемента И-НЕ соединен с выходомчетвертого элемента И-НЕ, первый вход которого соединен с первым входом третьего элемента И-НЕ и с входом управлени фазовым состо нием триггера, отличающийс тем, что, с целью расширенифункциональных возможностей триггера за счет реализации функций IK-, R-, S- и Т-триг- геров, он содержит п тый, шестой, седьмой, восьмой, дев тый и дес тый элементы 1/1- НЕ, первый и второй элементы НЕ, причемвыход третьего элемента И-НЕ соединен с вторым входом четвертого элемента И-НЕ и первым входом п того элемента И-НЕ, выход которого соединен с вторым входом третьего элемента И-НЕ, второй вход п того элемента И-НЕ соединен с третьим входом четвертого элемента И-НЕ и выходом шестого элемента И-НЕ, третий вход п того элемента И-НЕ соединен с четвертым входом четвертого элемента И-НЕ и выходомседьмого элемента И-НЕ, первый вход которого соединен с первым входом шестого элемента И-НЕ и выходом четвертого элемента И-НЕ, второй вход шестого элементаИ-НЕ соединен с пр мым выходом триггера , третий вход шестого элемента И-НЕ соединен с выходом восьмого элемента И-НЕ, второй вход седьмого элемента И-НЕ соединен с инверсным выходом триггера, третий вход седьмого элемента И-НЕ соединен с выходом дев того элемента И-НЕ, первый вход которого соединен с первым входом восьмого элемента И-НЕ и выходом дес того элемента И-НЕ, второй вход восьмого элемента И-НЕ соединен с первым информационным входом триггера, первый вход дес того элемента И-НЕ соединен с вторыминформационным входом триггера, второй вход дес того элемента И-НЕ соединен с выходом первого элемента НЕ. вход которого соединен с третьим информационнымвходом триггера, второй вход дев того эле- - мента И-НЕ соединен с выходом второго элемента НЕ, вход которого соединен с четвертым информационным входом триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884611465A SU1642582A1 (ru) | 1988-12-01 | 1988-12-01 | Многофункциональный настраиваемый триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884611465A SU1642582A1 (ru) | 1988-12-01 | 1988-12-01 | Многофункциональный настраиваемый триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1642582A1 true SU1642582A1 (ru) | 1991-04-15 |
Family
ID=21412060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884611465A SU1642582A1 (ru) | 1988-12-01 | 1988-12-01 | Многофункциональный настраиваемый триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1642582A1 (ru) |
-
1988
- 1988-12-01 SU SU884611465A patent/SU1642582A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1238205,кл. Н 03 К 3/286, 1984. Автоматное управление асинхронными процессами в ЭВМ и дискретных системах. Под ред. В.И.Варшавского - М.: Наука, 1986, с. 98, рис. 4. 96. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1642582A1 (ru) | Многофункциональный настраиваемый триггер | |
JPS5672510A (en) | Muting circuit | |
GB1087858A (en) | Switching circuits using two terminal negative resistance devices | |
JPS5687930A (en) | Switching circuit | |
SU616655A1 (ru) | Регистр сдвига | |
JPS5698030A (en) | Odd dividing circuit | |
SU1125740A1 (ru) | Фазовый компаратор | |
SU1480098A1 (ru) | Апериодический RS-триггер | |
JPS5676634A (en) | Counting circuit | |
JPS5687924A (en) | Phase comparison circuit | |
SU1748230A1 (ru) | Счетный триггер | |
SU1170608A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1179521A1 (ru) | Апериодическое импульсное устройство | |
SU706916A2 (ru) | Триггер со счетным входом | |
JPS5376717A (en) | Semionductor read only memory | |
JPS57133729A (en) | Ternary ring counter | |
SU944095A1 (ru) | Устройство дл выделени одиночного импульса | |
JPS5516540A (en) | Pulse detection circuit | |
JPS52120662A (en) | Pulse generator circuit | |
SU832697A1 (ru) | Индикатор синхронизма | |
SU869060A1 (ru) | Делитель частоты импульсов | |
JPS5530226A (en) | Programmable counter | |
FR2433263A1 (fr) | Agencement de circuit pour le declenchement de composants a declenchement par un bord | |
JPS57132431A (en) | Superconductive logical gate | |
JPS57138095A (en) | Shift register |