SU1640818A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной и электроизмерительной технике и может быть использовано в системах контрол , сбора и обработки информации. Цель изобретени  - повышение достоверности преобразовани  за счет обеспечени  самоконтрол  работы преобразовател . Дл  достижени  поставленной цели в известное устройство, содержащее регистр, преобразователь цифра- аналог, два компаратора, аналоговый вычитатель, источник эталонного напр жени  положительной пол рности , в/ведены источник эталонного напр жени  отрицательной пол рности , устройство индикации неисправностей , элемент задержки, два элемента ИЛИ, два переключател , шесть элементов И, второй преобразователь цифра-аналог, группа элементов НЕ, генератор импульсов. 1 ил. I (Л с

Description

Иэобретение относитс  к вычислительной и электроизмерительной технике и может быть использовано в системах автоматического контрол  , информационно-измерительных система1 сбора и обработки информации повышенной надежности.

Цель изобретени  - повышение достоверности преобразовани  за счет обеспечени  самоконтрол  работы преобразовател .

Йа чертеже представлена блок-схема аналого-цифрового преобразовател .

Устройство содержит компараторы 1, 2, аналоговый вычитатель 3, циф- роаналоговые преобразователи 4, 5, источник 6 эталонного напр жени  положительной пол рности, переключатели 7, 8, источник 9 эталонного

напр жени  отрицательной пол рности, элементы И 10-14, элементы НЕ 15, 16, элемент ИЛИ 17, элемент И 18, блок 19 индикации неисправностей, регистр 20, элемент ИЛИ 21, генератор 22 импульсов, элемент 23 задержки .

Устройство работает следующим образом .

Весь цикл преобразовани  происходит за n-И тактов, гпе п - число рабочих тактов, а п+1 - контрольный такт.

Аналого-цифровой преобразователь (АЦП) без самоконтрол  работает следующим образом. Управление работой АЦП производитс  от регистра 20, который преобразует последовательный код, поступающий на информационный вход D, в параллельный. Регистр 20

оэ

ё

Оо

00

имеет вход С синхронизации, подключенный к выходу генератора импульсов , входы разрешени  преобразовани  ERD и сброса S, подключенные к шинам нулевого потенциала и начало преобразовани . При логическом уровне О на входах ERD и S по спаду отрицательного тактового импульса триг- , гера регистра 20 устанавливаютс  в начальное состо ние: на выходах с 1 j по п-уровень 1, где выход 1 -нулевой) выход триггера старшего разр да, а вы( ходы с 2 по п - единичные выходы триг- j геров регистра 20. На выходе цифро- аналогового преобразовател  (ЦАП) 4 устанавливаетс  напр жение

Sf

лонного источника 6, а на выходе

1640818 - 4

редел ютс  все разр ды АЦП. Выходной двоичный код снимаетс  с выхо-1 дов с 1 по п (1 разр д снимаетс  с нулевого выхода триггера старшего разр да регистра 20). Дл  слуиэт

2

снимаетс  с выхода 1 регистра 20 10 и выходов элементов НЕ 15, 16.

При самоконтроле на п+1-ом такте

15

где Ugf напр жение эта20

ча , когда U/

выходной код

ИаГ

в случае, если U -& m+1-ый резис тор 2 R резистивной матрицы R-2R ЦАП 4 подключаетс  через переключатель 7 к источнику 9, так как на управл ющем входе переключател  7 по вл етс  разрешающий потенциал с элемента И 14. m+1-ый резистор 2 R резистивной матрицы R-2R ЦАП 5 остаетс  подключенным к нулевой шине через переключатель 8, на управл ющем входе которого имеетс  запрещающий потенциал. Тогда на выходе ЦАП 4 формируетс  напр жение а на выходе ЦАП 5 - напр жение UKOIW DMA.,, Затем производитс  сравнение напр жений U« и U мй.р компаратором 1, U$f UK и Vyr Uwwn UW.P. компаратором 2. Если Uy UKONHI- имл.р, и Uat - - - Una UMA.P, формируетс  сигнал Годен, который через элементы ИЛИ 17, И 18 поступает в устройство 19 индикации. Если выполн етс  хот  бы одно из условий U «i U От.р - -ицотч

ЦАП 5

- U№ft,p, где Uwft.p7 напр жение младшего разр да. Если преобразуемое напр жение Ux 4. -, сигнал

с компаратора 2 через элемент И 12 утанавливает триггер старшего разр да регистра 20 в состо ние 1 и на выходе элементов НЕ 15, 16 устанавливаетс  код 01111... 1, а тактовый импульс с генератора 22 устанавливает код 00111...1. В дальнейшем регистром 20 управл ет компаратор 1 через элемент И 10, Б результате за п тактов в соответствии с алгоритмом поразр дного уравновешивани  определ ютс  все разр ды АЦП,

Если U

JL2L

сигнал с компара

тора 2 через элемент И 12 сохран ет три гер старшего разр да регистра 20 в состо нии О, и на входе элементов НЕ 15, 16 сохран етс  код 11111... 11, а тактовый импульс с генератора 22 устанавливает код 10111...1. В дальнейшем регистром 20 управл ет компаратор 2 через элемент И 11 или элемент И 12 в зависимости от величины логического уровн  на выходах регистра 20 (например, при логическом уровне О на выходе 2 регистра 20 информаци  на его вход D поступает через элемент И 1 Г от компара-. тора 2, а при логическом уровне 1 на выходе 2 эта информаци  на вход D поступает от компаратора 2 через элемент И 12. В результате за п тактов в соответствии с алгоритмом поразр дного уравновешивани  оп

иэт

2

ча , когда U/

выходной код

5

0

5

0

5

5

0

5

ИаГ

в случае, если U -& m+1-ый резистор 2 R резистивной матрицы R-2R ЦАП 4 подключаетс  через переключатель 7 к источнику 9, так как на управл ющем входе переключател  7 по вл етс  разрешающий потенциал с элемента И 14. m+1-ый резистор 2 R резистивной матрицы R-2R ЦАП 5 остаетс  подключенным к нулевой шине через переключатель 8, на управл ющем входе которого имеетс  запрещающий потенциал. Тогда на выходе ЦАП 4 формируетс  напр жение а на выходе ЦАП 5 - напр жение UKOIW DMA.,, Затем производитс  сравнение напр жений U« и U мй.р компаратором 1, U$f UK и Vyr Uwwn UW.P. компаратором 2. Если Uy UKONHI- имл.р, и Uat - - - Una UMA.P, формируетс  сигнал Годен, который через элементы ИЛИ 17, И 18 поступает в устройство 19 индикации. Если выполн етс  хот  бы одно из условий U «i U От.р - -ицотч-U .p , формируетс  сигнал Негоден, который через элементы ИЛИ 17, И 18 поступает в блок 19 дл  индикации сигнала АЦП негоден. Элемент И 18 опрашиваетс  на (п+1)-ом такте с задержкой, опредл емой элементом 23. При этом операци  сравнени  U у -Ux UgT Нкоип- Uwft,p тождественна операции сравнени  Ujr UnoMn+ + и«л.р

Если m+1-й резистор 2 R резистивной матрицы R-2R ЦАП 4 подключаетс  через переключатель 7 к нулевой шине, так как управл ющий вход его имеет запрещающий потенциал от элемента И 14. m+1-ый резистор 2 R резистивной матрицы R-2R ЦАП 5 через переключатель 8 подключаетс  к источнику 9, так как на управл ющем входе переключател  8 по вл етс  разрешающий потенциал от

элемента И 13. При этом на.-«выходе ЦАП 5 - напр жение U 9т - UKOMQ-U/АЛ .р. На выходе НАЛ 4 - напр жение UXOMH- U м«.р. Если UK UKomn,-имл .р. и иэт - - Пкомп Ищй.р , формируетс  сигнал Годен. Если выполн етс  хот  бы одно из условий Ux -UnoMff- Umi/lp, U эТ U 11эт - ицомп- UMK.р. , Формируетс  сигнал Негоден, который через элег- менты ИЛИ 17,. И 18 поступает в устройство 19 дл  индикации сигнала АЦП негоден.

Таким образом, в устройстве одни и. те же ЦАП 5 и компаратор 2 участву- ют как в основной работе устройства, так и при его самоконтроле, что не требует дополнительных элементов дл  сам9контрол  и позвол ет повысить достоверность преобразовани .

Claims (1)

1. Формула изобретени 

   Аналого-цифровой преобразователь, содержащий регистр, выход старшего разр да которого соединен с входом старшего разр да первого цифроана- логового преобразовател , источник эталонного напр жени  положительной пол рности, выход которого соединен с первым входом аналогового выч тател , второй вход которого объединен с первым входом первого компаратора и  вл етс  входной шиной, выход аналогового вычитател  соединен с первым входом второго компаратора , второй вход первого компаратора соединен с выходом первого цифро- аналогового преобразовател , о т л и- чающийс  тем, что, с целью повышени  достоверности преобразовани , за счет обеспечени  самоконтрол  работы преобразовател , в него введены второц цифроаналоговый преобразователь , источник эталонного напр жени  отрицательной пол рности, первый и второй переключатели, первый и второй элементы ИЛИ, генератор импульсов, блок индикации неисправностей , элемент задержки, первый, второй, третий, четвертый, п тый, шестой элементы И и п элементов НЕ причём первый вход первого элемента И соединен с выходом первого компаратора и объединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго ком16

   10

   15

   20

   25

   40818.

   паратора и объединен с первыми входами второго и третьего элементов И, вторые входы которых объединены с первым входом четвертого элемента И и с входом первого элемента НЕ, выход которого подключен ко второму входу первого элемента И и первому „ входу п того элемента И, третий вход второго элемента И соединен с выходом второго элемента НЕ, вход которого подключен к третьему входу третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй и третий входы которого соединены соответственно с выходами первого и второго элементов И, выход второго элемента ИЛИ подключен к информационному входу регистра, входы п элементов НЕ подключены к соответствующим п выходам регистра, п+1 выход которого подключен к вторым входам четвертого и п того элементов И, выходы которых подключены соответственно к управл ющим входам первого и второго переключателей, первые входы которых соединены с. нулевой шиной, а вторые входы объединены и подключены к выходу источника эталонного напр жени  отрицательной пол рности, выходы первого и второго переключателей под- ключены соответственно к аналого , вым входам первого и второго цифро- аналоговых преобразователей, шины питани  которых объединены с входом аналогового вычитател , п+1 вы- . ход регистра соединен с входом эле40 мента задержки, выход которой подключен к первому входу шестого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход шестого элемента И под45 ключей к блоку индикации, второй вход первого элемента И подключен к входу старшего разр да второго циф- роаналогового преобразовател , входы остальных разр дов которого сое50 динены соответственно с выходами с второго но п разр дов регистра,., которые через элементы НЕ соединены с соответствующими входами первого цифроаналогового преобразовател , второй вход компаратора подключен к выходу второго цифроанало- гового преобразовател , выход генератора импульсов соединен с входом синхронизации регистра, вход разреЗС

   55

   71640818 - 8

   шени  записи и вход сброса которого вого потенциала и шиной начала пре-  вл ютс  соответственно шиной нуле- образовани .о

   Составитель Н.Козлов Редактор Б.Федотов Техред Л.Олийнык

   Заказ 1266

   Тираж 469

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101

   Корректор М.МаксимишинеЦ

   Подписное