SU1633416A1 - Multichannel data input/output - Google Patents

Multichannel data input/output Download PDF

Info

Publication number
SU1633416A1
SU1633416A1 SU894686966A SU4686966A SU1633416A1 SU 1633416 A1 SU1633416 A1 SU 1633416A1 SU 894686966 A SU894686966 A SU 894686966A SU 4686966 A SU4686966 A SU 4686966A SU 1633416 A1 SU1633416 A1 SU 1633416A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
elements
outputs
Prior art date
Application number
SU894686966A
Other languages
Russian (ru)
Inventor
Виктор Петрович Поленов
Original Assignee
Предприятие П/Я А-3503
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3503 filed Critical Предприятие П/Я А-3503
Priority to SU894686966A priority Critical patent/SU1633416A1/en
Application granted granted Critical
Publication of SU1633416A1 publication Critical patent/SU1633416A1/en

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  цифровой вычислительной машины, имеющей единую магистраль обмена информацией с внешними устройствами. В многоканальное устройство дл  вводавывода информации, содержащее блок 1 прерываний, дешифратор 2, триггер 3, N блоков 4 св зи, элемент И 6, группу 7 элементов И, а в каждом блоке 4 св зи элемент И 9, регистр 10 передачи, элемент И 12, триггер 13, группу 14 элементов И, элемент И 15, регистр 16 приема, введены блок 5 задани  слова состо ни , а в каждый блок 4 св зи элемент И 8, элемент ИЛИ 11, элемент НЕ 17, формирователь 18 импульса. Введение данных элементов приводит к тому, что в устройстве используютс  лишь два адреса обращени  к устройству адреса слова состо ни  и адреса слова данных при общем числе внешних устройств (абонентов), равном числу блоков 4 св зи, что позвол ет повысить надежность работы устройства. 1 з.п. ф-лы, 2 ил. fiThe invention relates to computing and can be used to interface a digital computer having a single line of information exchange with external devices. Into a multi-channel device for inputting information containing an interrupt block 1, a decoder 2, a trigger 3, N communication blocks 4, an AND 6 element, a group of 7 AND elements, and in each 4 communication block an AND 9 element, a transmission register 10, an AND element 12, trigger 13, group 14 of elements AND, element 15, reception register 16, unit 5 sets the status word, and in each communication unit 4 an element AND 8, element OR 11, element NOT 17, pulse shaper 18 are entered. The introduction of these elements leads to the fact that the device uses only two addresses of addressing the device to the address of the status word and the data word address when the total number of external devices (subscribers) is equal to the number of communication blocks 4, which allows to increase the reliability of the device. 1 hp f-ly, 2 ill. fi

Description

Фиг. гFIG. g

Claims (2)

Формула изобретенияClaim 1. Многоканальное устройство для ввода-вывода информации, содержащее дешифратор адреса, триггер, элемент И, группу элементов И, блок прерываний и блоки связи, каждый из которых содержит элемент НЕ, первый, второй и третий элементы И, группу элементов И, регистр приема, регистр передачи и триггер готовности, причем в каж дом блоке связи выход первого элемента И соединен с первыми входами второго и третьего элементов И, выход которого соединен с входом записи регистра приема, выходы которого являются информационными выходами устройства, выход второго элемента И соединен с первыми входами элементов И группы, выходы регистра передачи соединены с соответствующими вторыми входами элементов И группы, информационные входы регистра передачи являются информационными входами устройства, выход элемента И соединен с первыми входами элементов И группы, выходы которых, выходы элементов И группы и входы регистра приема каждого блока связи подключены к входам-выходам данных устройства, второй вход второго элемента Й каждого блока связи является входом разрешения ввода устройства, второй вход третьего элемента И каждого блока связи является входом разрешения вывода устройства, выходы триггеров готовности каждого блока связи соединены с входами запросов блока прерывания, выход требования прерывания которого является выходом требования прерывания устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введен блок задания слова состояния, а в каждый блок связи — формирователь импульсов, элемент ИЛИ и четвертый элемент И. выход которого соединен с входом записи регистра передачи и тактовым входом триггера готовности, информационный вход которого подключен к шине логического нуля, а вход установки в «1» — к выходу элемента ИЛЙ, первый вход которого соединен с выходом формирователя импульсов, вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом третьего элемента И, второй вход элементга И и вход сброса регистра приема каждого блока связи и вход сброса триггера являются входом сброса устройства, прямой выход триггера соединен с первыми входами четвертого и первого элементов И каждого олока связи и входом разрешения работы блока задания слова состояния, инверсный выход триггера соединен с входом разрешения записи блока задания слова состояния, вход установки в «1» триггера является входом пуска устройства, выходы блока задания слова состояния содинены с вторыми входами элементов И группы, входы дешифратора адреса являются адресными входами устройства, первый выход дешифратора адреса соединен с первым входом элемента Й, второй вход которого соединен с вторым входом второго элемента И каждого блока связи, второй выход дешифратора адреса соединен с вторым входом первого элемента И каждого блока связи, выходы ответа блока приоритета соединены с третьим входом первого элемента И соответствующего блока связи и информационными входами первой группы блока задания слова состояния, вход подтверждения прерывания блока прерывания является входом подтверждения прерывания устройства, первый и второй входы стробирования и информационные входы второй группы блока задания слова состояния являются первыми и вторыми входами разрешения записи и задания слова состояния устройства.1. A multi-channel device for input-output information containing an address decoder, a trigger, an AND element, a group of AND elements, an interrupt block and communication blocks, each of which contains an NOT element, the first, second and third AND elements, a group of AND elements, a reception register , a transmission register and a readiness trigger, and in each communication unit, the output of the first element And is connected to the first inputs of the second and third elements And, the output of which is connected to the input of the reception register record, the outputs of which are information outputs of the device, the output the second element AND is connected to the first inputs of the elements AND groups, the outputs of the transfer register are connected to the corresponding second inputs of the elements AND groups, the information inputs of the transfer register are information inputs of the device, the output of the element And is connected to the first inputs of the elements AND groups, the outputs of which, the outputs of the elements AND groups and the inputs of the reception register of each communication unit are connected to the inputs / outputs of the device data, the second input of the second element Y of each communication unit is an input permission input device, the second the input of the third element AND of each communication unit is the input of the output resolution of the device, the outputs of the ready triggers of each communication unit are connected to the request inputs of the interrupt unit, the output of the interrupt request of which is the output of the device interrupt request, characterized in that, in order to increase the reliability of the device, the unit for setting the status word, and in each communication unit - a pulse shaper, an OR element and a fourth I. element. the output of which is connected to the input of the transfer register record and the clock input m readiness trigger, the information input of which is connected to the logical zero bus, and the input of the setting “1” is connected to the output of the element ILI, the first input of which is connected to the output of the pulse shaper, the input of which is connected to the output of the element NOT, the input of which is connected to the output of the third element And, the second input of the element And and the reset input of the reception register of each communication unit and the reset input of the trigger are the reset input of the device, the direct output of the trigger is connected to the first inputs of the fourth and first elements And of each communication link and the input permissions of the operation of the status word task unit, the inverse trigger output is connected to the write permission block of the status word task unit, the setting input to “1” of the trigger is the device start input, the outputs of the status word task unit are connected to the second inputs of the elements AND groups, the addresses of the address decoder are address the inputs of the device, the first output of the address decoder is connected to the first input of element Y, the second input of which is connected to the second input of the second element And of each communication unit, the second output of the address decoder with connected to the second input of the first element AND of each communication unit, the response outputs of the priority unit are connected to the third input of the first element AND of the corresponding communication unit and the information inputs of the first group of the state word setting unit, the interrupt confirmation input of the interrupt unit is the device interrupt confirmation input, the first and second inputs the gates and information inputs of the second group of the unit of setting the word status are the first and second inputs to enable recording and setting the word status of the device. 2. Устройство по π. 1, отличающееся тем, что блок задания слова состояния содержит генератор импульсов, четыре элемента И, счетчик, элемент памяти, мультиплексор, регистр, выходы которого являются выходами блока, информационные входы мультиплексора являются информационными входами первой группы устройства, входы предустановки счетчика и информационные входы элемента памяти являются информацион ными входами второй группы блока, выходы счетчика соединены с адресными входами мультиплексора и элемента памяти, выходы которого соединены с информационными вхо5 дамй регистра, первые входы первого и третьего элементов И являются соответственно первым и вторым входами стробирования устройства, выход первого элемента И соединен с входом записи счетчика, счетный вход которого соединен с выходом 10 второго элемента И, вторые входы второго и четвертого элементов И соединены с выходом генератора импульсов, выход мультиплексора соединен с первым входом четвертого элемента И, выход которого соединен с вхо15 дом записи регистра, вторые входы первого и третьего элементов И являются входом разрешения записи блока, первый вход второго элемента И является входом разрешения работы блока, выход третьего элемента И соединен с входом записи-чтения 20 элемента памяти.2. The device according to π. 1, characterized in that the state word setting unit contains a pulse generator, four AND elements, a counter, a memory element, a multiplexer, a register, the outputs of which are the block outputs, the information inputs of the multiplexer are information inputs of the first device group, counter preset inputs and information inputs of the element memory are the information inputs of the second group of the block, the outputs of the counter are connected to the address inputs of the multiplexer and the memory element, the outputs of which are connected to the information inputs 5 ladies of the register, the first inputs of the first and third elements And are respectively the first and second inputs of the gating device, the output of the first element And is connected to the input of the counter record, the counting input of which is connected to the output 10 of the second element And, the second inputs of the second and fourth elements And are connected to the output of the pulse generator, the output of the multiplexer is connected to the first input of the fourth element And, the output of which is connected to input 15 of the register house, the second inputs of the first and third elements And are the permission input isi block, the first input of the second element And is the input of the permission of the block, the output of the third element And is connected to the write-read input of the 20 memory element. Фиг. гFIG. g
SU894686966A 1989-05-03 1989-05-03 Multichannel data input/output SU1633416A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894686966A SU1633416A1 (en) 1989-05-03 1989-05-03 Multichannel data input/output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894686966A SU1633416A1 (en) 1989-05-03 1989-05-03 Multichannel data input/output

Publications (1)

Publication Number Publication Date
SU1633416A1 true SU1633416A1 (en) 1991-03-07

Family

ID=21445551

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894686966A SU1633416A1 (en) 1989-05-03 1989-05-03 Multichannel data input/output

Country Status (1)

Country Link
SU (1) SU1633416A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1223237, кл. G 06 F 13/00, 1984. Авторское свидетельство СССР № 1211744, кл. G 06 F 13/34, 1984. *

Similar Documents

Publication Publication Date Title
JPS5950071B2 (en) video information storage device
SU1633416A1 (en) Multichannel data input/output
SU1661778A1 (en) Device for interfacing two computers to common memory
SU1113793A1 (en) Information input device
SU1462336A1 (en) Device for interfacing electronic computer with shared bus
SU1182534A1 (en) Interface for linking processor with peripheral subscribers
SU1399750A1 (en) Device for interfacing two digital computers with common storage
SU1256034A1 (en) Interface for linking two electronic computers with common memory
SU1476482A1 (en) Data exchange unit
SU1144109A1 (en) Device for polling information channels
SU1425692A2 (en) Two-channel device for interfacing two electronic computers
SU1711164A1 (en) Priority device
SU1721631A1 (en) Multichannel buffer memory
SU1742824A1 (en) Device for interfacing variable speed computing devices
SU1383375A1 (en) Device for interfacing data source and data receiver
SU1689957A1 (en) Device for direct accessing in computer memory
SU1179351A1 (en) Interface for linking computer with peripheral units
RU2108618C1 (en) Multichannel priority device
SU1513462A1 (en) Device for interfacing computer with peripheral apparatus
SU1156080A1 (en) Port-to-port interface operating in computer system
SU1481854A1 (en) Dynamic memory
SU1265780A1 (en) Interface for linking digital computer and information store
SU1179349A1 (en) Device for checking microprograms
SU1587518A1 (en) Device for interfacing processor and group of memory units
SU1128255A1 (en) Device for conducting order of information receiving