SU1626423A1

SU1626423A1 - Устройство дл формировани биимпульсного сигнала

Info

Publication number: SU1626423A1
Application number: SU894658167A
Authority: SU
Inventors: Артем Сергеевич Аджемов; Анатолий Иоганович Кобленц; Руслан Анварович Халидов
Original assignee: Московский институт связи
Priority date: 1989-03-01
Filing date: 1989-03-01
Publication date: 1991-02-07

Abstract

Изобретение относитс к электросв зи . Цель изобретени - повышение точности формировани биимпупьсного сигнала. Устройство содержит источник 1 цифрового сигнала, три триггера 2-4, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6, источник 7 синхросигнала, блок 8 определени сигнала вставок, распределитель 9, источник 10 тактового сигнала канала, делитель 11 и выходной согласующий блок 12. Принцип работы устройства заключаетс в суммировании на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 6 двух сигналов: тактового сигнала , имеющего период в 2 раза больше периода тактового сигнала канала при отсутствии сигнала вставки, или того же сигнала, но сдвинутого триггером 4 на половину такта канала при наличии сигнала вставки; входного сигнала, простробированного тактовой частотой на триггере 3, предварительно сложенного на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 5 с тактовым сигналом , имеющим период в 2 раза больше периода тактового сигнала канала и задержанного на половину такта канала триггером 2. Коммутаци непосредственного и задержанного тактового сигнала на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 производитс в распределителе 9 по сигналу от блока 8 определени сигнала вставок. Цель достигаетс путем обеспечени высокой точности значени фронтов. 2 ил. (Л

Description

Фиг.1

Изобретение относитс к технике электросв зи и может быть использовано в цифровых системах передачи.

Цель изобретени - повышение точности формировани биимпульсного сигнала путем обеспечени высокой точности значени фронтов.

На фиг. 1 изображена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временна диаграмма его работы.

Устройство дл формировани биимпульсного сигнала содержит источник 1 цифрового сигнала, первый, второй и третий триггеры 2-4, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6, источник 7 синхросигнала, блок 8 определени сигнала вставок, распределитель 9, источник 10 тактового сигнала канала, делитель 11 и выходной согласующий блок 12.

Устройство работает следующим образом .

Источник 1 цифрового сигнала формирует цифровой сигнал (фиг. 2 а), который поступает на вход второго триггера 3. На синхровход этого триггера подаетс тактовый синхросигнал канала от источника 10. На втором триггере 3 производитс стробирова- ние цифрового сигнала с частотой канала . Тактова частота канала должна быть немного выше тактовой частоты источника. При стробировании на выходе второго триггера из-за расхождени тактовых частот источника 10 и канала по вл етс сигнал вставки (фиг. 2 к). Дл нагл дности на.диаграмме разность тактовых частот источника и канала выбрана большой, хот на практике она будет очень маленькой и сигнал вставки будет по вл тьс крайне редко.

На вход блока 8 определени сигнала вставок поступают тактовые частоты источника 8 (фиг. 2 б) и канала (фиг. 2 в). В момент по влени вставки на выходе блока 8 определени сигнала вставок по вл етс импульс запрета (фиг. 2 е), имеющий длительность периода тактового сигнала канала . Простробировэнный сигнал (фиг. 2 ж), уже синхронизированный с каналом, не имеющим сигнал вставки, подаетс на вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, на котором он суммируетс по модулю два с поделенным на два делителем 11 частоты на два

5

0

5

0

5

0

5

0

5

тактовым сигналом канала. В1 результате этого образуетс сигнал (фиг.2 з) поступающий на вход первого триггера 2. Этот сигнал записываетс в триггер 2 по инверсному тактовому сигналу от источника тактового сигнала канала (фиг. 2 г). Из-за имеющегос фазового сдвига фактически происходит задержка сигнала с выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 на половину канального такта.

Сигнал с выхода первого триггера 2 (фиг. 2 и) поступает на вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, на другой вход которого подаетс сигнал с выхода распределител 9 (фиг. 2 и). При отсутствии вставки, о чем свидетельствует нулевой сигнал с выхода блока 8 определени сигнала вставок (фиг. 2 е), распределитель 9 пропускает сигнал с инверсного выхода делител 11 частоты на два. Благодар инверсии в распределителе 9 на его выходе фактически получаетс пр мой сигнал с выхода делител 11 частоты на два (фиг. 2 д). При наличии вставки , т.е. при единичном значении сигнала от блока 8 определени сигнала вставки (фиг. 2 е) распределитель 9 пропускает задержанный на половину такта канала третьим триггером 4 сигнал с выхода делител 11 частоты |На два.

На выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 получаетс сигнал (фиг. 2 л), в котором, с учетом задержки на половину тактового интервала канала, единице исходного сигнала соответствует код 10, нулю -01, единичной вставке - 00, нулевой вставке - 11. Этот сигнал выходным согласующим блоком 12 приводитс к абсолютному биимпульсному сигналу, пригодному дл передачи по линии св зи.

Предлагаемое устройство по сравнению с известными позвол ет получить высокую точность формировани фронтов биимпульсного сигнала при дополнительной функциональной возможности, заключающейс в асинхронной работе источника цифрового сигнала и цифрового канала.

Claims

Формула изобретени

Устройство дл формировани биимпульсного сигнала, содержащее источник цифрового сигнала, источник синхросигнала , делитель частоты на два, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом первого триггера, выход которого подключен к первому входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом выходного согласующего блока, отличающеес тем, что, с целью повышени точности формировани биимпульс- ного сигнала путем обеспечени высокой точности значени фронтов, введены второй и третий триггеры, блок определени сигнала вставок, распределитель Угактового сигнала канала, первый выход которого соединен ,с первым входом делител частоты на два, с первым входом блока определени сигнала вставок и с первым входом второго триггера, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к первому выходу делител частоты на два, второй вы- | ход которого соединен с первым входом распределител и с первым входом третьего триггера, второй вход которого подключен к второму выходу источ0 ника тактового сигнала канала и к второму входу первого триггера, при этом выход источника синхросигнала соединен с вторым входом блока определени сигнала вставок, выход которо5 го соединен с вторым входом распределител , третий вход которого подключен к выходу третьего триггера, выход источника цифрового сигнала подключен к второму входу второго

триггера, а выход распределител соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

-J .J 1

п п п п

jninj jniniTjnjT jTJT njTinjnJT JT

Т Л rLJT ГТ

д е т з и к л

J гссл

J I ВСП.

ВОТ

Г t 1 Г Т Г I I П L

П I-I

J I I I I 1 I I I I Г

П П П П

1 ПОДТВ1 О О 1 1ПОДТ80 1 0 1 ОПОДТВО Фиг. 2

пгтпппп п п п г.

ВОТ