SU1626343A1

SU1626343A1 - Pulse burst generator

Info

Publication number: SU1626343A1
Application number: SU884497814A
Authority: SU
Inventors: Александр Александрович Козлов; Сергей Анатольевич Оленин; Александр Георгиевич Титов
Original assignee: Предприятие П/Я А-3821
Priority date: 1988-10-24
Filing date: 1988-10-24
Publication date: 1991-02-07

Abstract

Изобретение может быть использовано в измерительной технике, в системах автоматики , в телемеханике. Цель изобретени - расширение функциональных возможностей устройства дл формировани серий импульсов путем раздельной регулировки временного положени и длительности каждого импульса формируемой серии импульсов . Поставленна цель достигаетс за счет введени в устройство генератора 2 линейно измен ющегос напр жени , групп компараторов 4,1-4.п, триггеров 5.1-5 п, блоков 6 1-6.п, элементов задержки, элементов И 7.1-7.П, элемента ИЛИ 8 и группы коммутаторов 9.1-9.п. Кроме того, устройство содержит генератор 1 тактовых импульсов , триггер 5.1, блок 6.1 элементов задержки, элемент И 7.1, коммутатор 9.1 и соответствующие функциональные св зи Изменение временного положени и длительности формируемых импульсов соответственно достигаетс в результате регулировани порога сравнени компараторов 4 1-4.п и регулировани задержки ин- версных сигналов триггеров 5.1-5,, логически умножаемых на пр мые сигналы этих триггеров. 1 ил (Л СThe invention can be used in measurement technology, in automation systems, in telemechanics. The purpose of the invention is to expand the functionality of the device for forming a series of pulses by separately adjusting the time position and the duration of each pulse of the formed series of pulses. The goal is achieved by introducing into the device of the generator 2 linearly varying voltage, comparators groups 4.1-4.p, triggers 5.1-5 p, blocks 6 1-6.p, delay elements, elements And 7.1-7.P , element OR 8 and switch groups 9.1-9. p. In addition, the device contains a generator of 1 clock pulses, a trigger 5.1, a block 6.1 of delay elements, an element 7.1 and 7.1, a switch 9.1 and corresponding functional connections. The change in the temporal position and duration of the generated pulses is respectively achieved by adjusting the comparator comparison threshold 4 1-4. and adjusting the delay of the inverse signals of the triggers 5.1–5, logically multiplied by the direct signals of these triggers. 1 silt (L S

Description

Изобретение относится к импульсной технике, может быть использовано в измерительной технике, в счетно-вычислительной технике, в системах автоматики и телемеханики.The invention relates to a pulse technique, can be used in measuring technique, in computer technology, in automation and telemechanics systems.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения раздельной регулировки временного положения и длительности каждого из импульсов серии импульсов.The aim of the invention is to expand the functionality of the device by providing separate adjustment of the temporary position and duration of each of the pulses of a series of pulses.

На чертеже представлена функциональная схема устройства для формирования серий импульсов.The drawing shows a functional diagram of a device for forming a series of pulses.

Устройство содержит генератор 1 тактовых импульсов, генератор 2 линейно изменяющегося напряжения, группу входных шин 3.1-3.п, группу компараторов 4.1-4.Π, группу триггеров 5.1-5.п, группу блоков 6.1 6.η элементов задержки, группу элементов И 7.1-7.Π, элемент ИЛИ 8, группу коммутаторов 9.1 -9.п, Выходную шину 10.The device contains a clock pulse generator 1, a linearly varying voltage generator 2, a group of input buses 3.1-3.p, a group of comparators 4.1-4.Π, a group of triggers 5.1-5.p, a group of blocks 6.1 6.η of delay elements, a group of AND elements 7.1-7.Π, OR element 8, switch group 9.1 -9.p, Output bus 10.

Выход генератора 1 тактовых импульсов подключен к входу генератора 2 линейно изменяющегося напряжения и к первым входам группы триггеров 5.1-5.П, первые выходы которых подключены к первым входам группы элементов И 7.1-7,л. Выход генератора 2 линейно изменяющегося напряжения подключен к первым входам группы компараторов 4.1-4.П, вторые входы которых подключены к группе входных шинThe output of the clock generator 1 is connected to the input of a ramp generator 2 and to the first inputs of the group of triggers 5.1-5.P, the first outputs of which are connected to the first inputs of the group of elements AND 7.1-7, l. The output of the ramp generator 2 is connected to the first inputs of the group of comparators 4.1-4.P, the second inputs of which are connected to the group of input buses

3.1- З.п, а выходы - к вторым входам группы триггеров 5.1-5.л, вторые выходы которых подключены к входам группы блоков 6.1 6.η элементов задержки, выходы которых подключены к входам группы коммутаторов3.1- З.п, and the outputs - to the second inputs of the group of triggers 5.1-5.л, the second outputs of which are connected to the inputs of the group of blocks 6.1 6.η delay elements, the outputs of which are connected to the inputs of the group of switches

9.1- 9.П, выходы которых подключены к вторым входам группы элементов И 7.1-7.П, выходы которых подключены к входам элемента ИЛИ 8, выход которого является выходной шиной 10 устройства.9.1- 9.P, the outputs of which are connected to the second inputs of the group of elements AND 7.1-7.P, the outputs of which are connected to the inputs of the element OR 8, the output of which is the output bus 10 of the device.

Устройство работает следующим образом.The device operates as follows.

Генератор тактовых импульсов вырабатывает последовательность импульсов, каждый из которых запускает генератор 2 линейно изменяющегося напряжения. Сигнал с выхода генератора 2 линейно изменяющегося напряжения поступает на один из входов компаратора 4.1, на другой вход которого поступает сигнал с входной шины 3.1 устройства, определяющий время появления импульса серии относительно тактового импульса. На выходе компаратора 4.1 в момент равенства уровней этих сигналов формируется импульс, переводящий триггер 5.1 в единичное состояние. Установка триггера 5.1 в нулевое состояние производится оче редным импульсом, поступающим с генератора 1 тактовых импульсов на второй установочный вход триггера 5.1.The clock generator generates a sequence of pulses, each of which starts the ramp generator 2. The signal from the output of the ramp generator 2 is supplied to one of the inputs of the comparator 4.1, the other input of which receives a signal from the input bus 3.1 of the device, which determines the time of appearance of the series pulse relative to the clock pulse. At the output of the comparator 4.1, at the moment of equal levels of these signals, an impulse is formed that transfers the trigger 5.1 to a single state. The flip-flop 5.1 is set to zero by the next pulse coming from the generator 1 clock pulses to the second installation input of the flip-flop 5.1.

Перепад напряжения с первого выхода триггера 5.1 поступает на вход элемента И 7,1, а с инверсного выхода - на вход блока 6.1 последовательно соединенных элементов задержки. Выход каждого элемента задержки связан с входом коммутатора 9.1, который подключает определенное число элементов задержки, обусловленное требуемой длительностью того или иного импульса серии. Выход коммутатора 9.1 подключен к второму входу элемента И 7.1, с выхода которого сформированный импульс поступает на один из входов элемента ПЛИ 8. Второй и все последующие импульсы серий формируются аналогичным образом. Число входов элемента ИЛИ 8 должно быть не менее максимально требуемого числа импульсов сррии. Этим же условием определяется количество входных шин 3.1-3,л, компараторов 4. Г-4, л, триггеров 5.1-5.П, блоков 6.1-б.п элементов задержки, коммутаторов 4.1-4.η и элементов И 7.1-7,л. С выхода элемента ИЛИ 8 сформированная серия импульсов поступает на выходную шину 10 устройства.The voltage drop from the first output of trigger 5.1 goes to the input of AND element 7.1, and from the inverse output to the input of block 6.1 of series-connected delay elements. The output of each delay element is connected to the input of the switch 9.1, which connects a certain number of delay elements, due to the required duration of one or another pulse of the series. The output of the switch 9.1 is connected to the second input of the AND 7.1 element, from the output of which the generated pulse is supplied to one of the inputs of the PLI element 8. The second and all subsequent series pulses are formed in a similar way. The number of inputs of the element OR 8 must be at least the maximum required number of pulses sri. The same condition determines the number of input buses 3.1-3, l, comparators 4. G-4, l, triggers 5.1-5.P, blocks 6.1-bp delay elements, switches 4.1-4.η and AND elements 7.1-7-7 , l From the output of the OR element 8, the generated series of pulses is fed to the output bus 10 of the device.

Таким образом изменение уровня сигналов на входных шинах 3.1-3.л и входных кодов на входах (не показаны) коммутаторовThus, the change in the level of signals on the input buses 3.1-3.l and input codes on the inputs (not shown) of the switches

8.1-8.л позволяет производить независимую регулировку временного положения и длительности каждого в отдельности из формируемых импульсов серии,8.1-8.l allows for independent adjustment of the temporary position and duration of each separately from the generated pulses of the series,

Claims

Claim

A device for generating a series of pulses, containing a clock generator, an OR element, a block of delay elements, a switch, an AND element and a trigger, the first input and output of which are connected respectively to the output of the clock signal generator and to the first input, the And element, the second input of which is connected to the output a switch whose inputs are connected to the outputs of the block of delay elements. the output of the AND element is connected to the input of the OR element, the output of which is the output bus of the device, characterized in that, in order to expand the functionality of the device by providing separate adjustment of the time position and duration of each of the pulses of a series of pulses, a linearly varying voltage generator is introduced into it, the comparator and groups of comparators, blocks of delay elements of switches, AND elements and triggers, the output of the clock generator under 5 keys to the generator input linearly changes voltage and to the first inputs of the trigger group, the output of the ramp generator is connected to the first inputs of the comparator and the group of comparators, the second inputs of which are the input buses of the device, and the outputs are connected to the second inputs of the trigger and the trigger group, the first outputs of the trigger group are connected to the first inputs groups of elements I. second outputs of the trigger and groups of triggers are connected to the inputs of the block of delay elements and the group of blocks of delay elements, the outputs of the group of blocks of 5 delay elements are connected They are connected to the inputs of the group of switch blocks, the outputs of which are connected to the second inputs of the group of AND elements, the outputs of which are connected to the group of inputs of the OR element.