SU1619405A1 - Device for compacting code batch form - Google Patents

Device for compacting code batch form Download PDF

Info

Publication number
SU1619405A1
SU1619405A1 SU884608799A SU4608799A SU1619405A1 SU 1619405 A1 SU1619405 A1 SU 1619405A1 SU 884608799 A SU884608799 A SU 884608799A SU 4608799 A SU4608799 A SU 4608799A SU 1619405 A1 SU1619405 A1 SU 1619405A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
code
logic
output
packet form
Prior art date
Application number
SU884608799A
Other languages
Russian (ru)
Inventor
Александр Васильевич Ткаченко
Сергей Анатольевич Красиков
Александр Владимирович Забудько
Original Assignee
Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Краснодарское высшее военное командно-инженерное училище ракетных войск filed Critical Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority to SU884608799A priority Critical patent/SU1619405A1/en
Application granted granted Critical
Publication of SU1619405A1 publication Critical patent/SU1619405A1/en

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и передаче данных, может быть использовано дл  уплотнени  пакетной формы t-кодов (). Цель изобретени  - расширение области применени  за счет уплотнени  пакетной Формы t-кода (). Эта цель достигаетс  введением в регистр сдвига блоков входной логики, блока выходной логики, (t+1)-входсвых элементов И, входа задани  режима и соответствующих св зей. Предлагаемое устройство может быть использовано дл  уплотнени  пакетной формы t-кода в многоканальных системах св зи. 2 ил.The invention relates to computing and data transmission, can be used to compact the t-code packet form (). The purpose of the invention is to expand the scope by compacting the t-code packet form (). This goal is achieved by introducing into the shift register the blocks of input logic, the block of output logic, (t + 1) input elements AND, the mode setting input and the corresponding links. The proposed device can be used to compact the t-code packet form in multichannel communication systems. 2 Il.

Description

Изобретение относитс  к вычислительной технике и передаче данных и может быть использовано дл  уплотнени  пакетной формы t-кода.The invention relates to computing and data transmission and can be used to compact a t-code packet form.

Цель изобретени  - расширение области применени  за счет возможностиThe purpose of the invention is to expand the scope due to the possibility

...0 11... 1 00...О 11... 1 00...U H...1 00...О, (1)... 0 11 ... 1 00 ... O 11 ... 1 00 ... U H ... 1 00 ... O, (1)

уплотнени  пакетной формы t-кода ().compaction of the t-code packet form ().

На фиг,1 представлена структурна  схема устройства; на фиг.2 - схема блока входной Г выходной) логики.Fig, 1 shows a block diagram of the device; figure 2 - block diagram of the input G output) logic.

Обща  форма числа А в пакетной форме t-кода имеет вид:The general form of the number A in the packet form of the t-code is:

V)V)

. 1 00...U H...1 00...О, (1). 1 00 ... U H ... 1 00 ... O, (1)

05 СО05 WITH

т,t,

т1p1

где , п (п - разр дность кода); г t+1jwhere, n (n is the code depth); r t + 1j

m 1,n,K - число пакетов в коде. Из этой формы видно, что дл  нее характерно наличие пакетов из (t+1) единиц, разделенных хот  бы одним нулевым символом. Сущность работы устройства основываетс  на пропуске t единиц младших разр дов пакетов и одного нул  при последовательном считывании кодовой комбинации с регисттаm 1, n, K is the number of packets in the code. From this form it can be seen that it is characterized by the presence of packets from (t + 1) units, separated by at least one zero character. The essence of the device operation is based on the omission of t units of lower bits of packets and one zero when sequentially reading a code combination from a register.

mkmk

ра. Это дает возможность увеличить пропускную способность канала св зи за счет уплотнени  кодовой комбинации .ra. This makes it possible to increase the capacity of the communication channel by compacting the code combination.

Устройство содержит группу триггеров 1.1-l.n, группу элементов И 2.1- 2.П-4, группу информационных входов 3.1-З.п дл  параллельного занесени  информации, вход 4 дл  последовательной записи информации, вход 5 сброса устройства, вход 6 задани  режима устJ161The device contains a group of flip-flops 1.1-l.n, a group of elements AND 2.1-2.P-4, a group of information inputs 3.1-Z.p for parallel input of information, input 4 for sequential recording of information, input 5 for resetting the device, input 6 for setting the setting mode J161

ройства, тактовый вход 7 устройства, группу блоков 8.1-S.n входной логики и блок 9 выходной логики.functions, clock input 7 of the device, a group of 8.1-S.n blocks of the input logic and block 9 of the output logic.

На фиг.2 изображена структурна  схема блоков входной логики триггеров 1.1-l.n регистра. Блок входной логики содержит D-триггер 10, двухвхо- довой элемент И 11, двухвходовой эле - мент И 12, трехвходовой элемент ИЛИ 13, синхровход 14, входы 15-18 блока, выход 19, при этом вход 14 соединен с синхровходом D-триггера 10, вход 16 и выход D-триггера 10 соединены с входами логического элемента И 11, вход 17 и инвертирующий выход D-триггера 10 соединены с входами логического элемента И 12, вход 18 и выхо- цы логических элементов И 11 и 12 соединены с входами логического эле- мента ИЛИ 13, выход логического эле- мента ИЛИ 13 соединен с выходом блока входной логики. Структурна  схема блока выходной логики совпадает со схемой блока входной логики, за исклю чением того, что отсутствует вход 18 дл  параллельной записи информации.Figure 2 shows the block diagram of the input logic blocks of the trigger 1.1-l.n register. The input logic block contains a D-trigger 10, a two-input element And 11, a two-input element And 12, a three-input element OR 13, a synchronous input 14, inputs 15-18 of the block, an output 19, while the input 14 is connected to the synchronous input of the D-trigger 10, the input 16 and the output of the D-flip-flop 10 are connected to the inputs of the AND 11 logic element, the input 17 and the inverting output of the D-flip-flop 10 are connected to the inputs of the And 12 logic element, the input 18 and the outputs of the And 11 and 12 logic elements are connected to the inputs logical element OR 13, the output of logical element OR 13 is connected to the output of the input logic block. The block diagram of the output logic block coincides with the circuit of the input logic block, except for the fact that there is no input 18 for parallel recording of information.

Устройство работает следующим обТаким образом, предлагаемое устройство позвол ет увеличить пропускную способность канала св зи максимум вThe device operates as follows: The proposed device allows an increase in the capacity of the communication channel to a maximum of

разом0at once0

В триггеры 1,1-l.n группы заносит- 30() раза, имеет возможность паралс  t-код (пусть ) последователь-лельного занесени  информации, а врено через вход 4 устройства или парал-м  преобразовани  кода определ етс In the triggers 1,1-l.n of the group records 30 () times, the t-code (let) the sequential input of information is able to be paralleled, and it is detected through the input 4 of the device or the code-conversion parallel

лельно через входы 3.1-3,п. Дл  t-ко-задержкой срабатывани  цепи D-триггеда характерно наличие пакетов их (t+1)ров 10 и элементов И 12, т.е. устройединиц , разделенных в общем случае не эсство обладает большим быстродействиемvia inputs 3.1-3, p. For the t-co-delay of the D-flip-flop circuit, the presence of their (t + 1) ditch 10 packets and the I 12 elements, i.e. device units, separated in the general case, not estest has great speed

Уменьшение времени передачи t-кода позвол ет снизить число каналов в многоканальной системе св зи при сокращении одинакового времени, передачи. 40 Устройство имеет особенность, что считывание информации происходит младшим разр дом вперед. Если необходимо считывание в другую сторону, примен етс  регистр с реверсивным сдвигом.Reducing the t-code transmission time reduces the number of channels in a multi-channel communication system while reducing the same transmission time. 40 The device has the peculiarity that the reading of information takes place in the lower order. If reading to the other side is necessary, a register with a reverse shift is used.

менее чем одним нулевым значением. В данном случае необходимо исключить из пакета t единиц младших разр дов и один нуль.less than one zero value. In this case, it is necessary to exclude from the package t the units of the least significant bits and one zero.

t-Код заноситс  младшим разр дом вперед (соответственно старший разр д находитс  в триггере 1.1), Счет информации производитс  также младшим разУменьшение времени передачи t-кода позвол ет снизить число каналов в мно гоканальной системе св зи при сокраще нии одинакового времени, передачи. 40 Устройство имеет особенность, что считывание информации происходит млад шим разр дом вперед. Если необходимо считывание в другую сторону, примен етс  регистр с реверсивным сдвигом.The t-code is entered by the lower-order bit ahead (respectively, the highest bit is located in trigger 1.1). Information is also counted by the younger ones. Decreasing the transfer time of the t-code reduces the number of channels in the multi-channel communication system while reducing the same transmission time. 40 The device has the peculiarity that the reading of information takes place in the first place ahead. If reading to the other side is necessary, a register with a reverse shift is used.

р дом вперед, После занесени  кодовойNearly forward, after entering the code

комбинации в триггеры 1.1-l.n регистрадзБлок входной логики может примен тьс combinations in triggers 1.1-l.n registers of input logic can be applied

на вход 6 подаетс  импульс, которыйво всех подобных случа х,когда послеto input 6 an impulse is applied, which in all such cases, when after

проходит на входы D-триггеров 10 внескольких единиц стоит определенноеpasses to the inputs of D-flip-flops 10 in some units worth a certain

блоках входной логики,количество нулей.blocks of input logic, the number of zeros.

Предположим, в разр дах 1.1, , 1.3 - единичные значени  ГсЬиг.1), когда на выходе логического элемента И 2.1 по витс  единица и единичное значение будет записано в D-триггер 10, этот триггер включает канал пере- дачи информации 1,1-1.5,выключив триггеры 1,2,, 1,3, 1. 4 из работы, т.е. они перестают участвовать в сдвиге кода.Suppose, in bits 1.1,, 1.3 — the unit values of G (Fig. 1), when at the output of the logic element AND 2.1 there is a unit and a unit value recorded in the D-flip-flop 10, this flip-flop includes the information transmission channel 1.1- 1.5, turning off the triggers 1,2 ,, 1,3, 1. 4 from the work, i.e. they stop participating in the code shift.

В общем случае управление сдвигом кода осуществл етс  следующим образом ,, D-триггер 10 в нулевом состо нии заставл ет код перемещатьс  обычным путем, по каналу: вход 17 блока, элемент И 12, элемент ИЛИ 13, выход 19 (фиг.2), Если D-триггер 10 - в единичном состо нии,код перемещаетс  по каналу: вход 16 блока, элемент И 11, элемент ИЛИ 13, выход 19 (фиг.2). Аналогичным образом работает блок выходной логики, а информаци , по вивша с  на его выходе 19,  вл етс  сокращенной , предназначенной дл  дальнейшей передачи.In the general case, the code shift control is carried out as follows. The D-flip-flop 10 in the zero state causes the code to move in the usual way, through the channel: input 17 of the block, element AND 12, element OR 13, output 19 (Fig. 2), If the D-flip-flop 10 is in the single state, the code moves through the channel: input 16 of the block, element 11, element OR 13, output 19 (figure 2). The output logic block works in a similar way, and the information, which appeared on its output 19, is abbreviated, intended for further transmission.

Итак, за счет перехода сразу через (t+1) триггеров происходит сокращение ее длины. После последовательного считывани  информации.и сброса триггеров 1.1-l.n в нулевое состо ние на управл ющий вход 6 подаетс  второй импульс, который сбрасывает D-тригге- ры 10 блоков входной и выходной логики в нулевое состо ние. Устройство готово к прин тию следующего кода0So, due to the transition immediately through (t + 1) triggers, its length is reduced. After sequentially reading the information and resetting the flip-flops 1.1-l.n to the zero state, a second pulse is fed to the control input 6, which resets the D-flip-flops 10 blocks of the input and output logic to the zero state. The device is ready for the next code 0

Таким образом, предлагаемое устройство позвол ет увеличить пропускную способность канала св зи максимум вThus, the proposed device allows to increase the capacity of the communication channel with a maximum of

Уменьшение времени передачи t-кода позвол ет снизить число каналов в многоканальной системе св зи при сокращении одинакового времени, передачи. Устройство имеет особенность, что считывание информации происходит младшим разр дом вперед. Если необходимо считывание в другую сторону, примен етс  регистр с реверсивным сдвигом.Reducing the t-code transmission time reduces the number of channels in a multi-channel communication system while reducing the same transmission time. The device has the peculiarity that the reading of information takes place in the lower order forwards. If reading to the other side is necessary, a register with a reverse shift is used.

Claims (1)

Формула изобретени Invention Formula Устройство дл  уплотнени  пакетной формы t-кода, содержащее группу триггеров и группу блоков входной логики , группы информационных входов устройства соединены с первыми входами соответствующих блоков входной логики , последовательный информационный вход устройства соединен с вторым вхоA device for compacting a t-code packet form containing a group of triggers and a group of input logic blocks, groups of information inputs of the device connected to the first inputs of the corresponding blocks of input logic, a serial information input of the device connected to the second input
SU884608799A 1988-11-22 1988-11-22 Device for compacting code batch form SU1619405A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884608799A SU1619405A1 (en) 1988-11-22 1988-11-22 Device for compacting code batch form

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884608799A SU1619405A1 (en) 1988-11-22 1988-11-22 Device for compacting code batch form

Publications (1)

Publication Number Publication Date
SU1619405A1 true SU1619405A1 (en) 1991-01-07

Family

ID=21410862

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884608799A SU1619405A1 (en) 1988-11-22 1988-11-22 Device for compacting code batch form

Country Status (1)

Country Link
SU (1) SU1619405A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1487197, кл. Н 03 М 7/30. Шило В.И. Попул рные цифровые микросхемы. - М,: Радио и св зь, 1986, с. 105, )06,рис. 1,75. *

Similar Documents

Publication Publication Date Title
US4377806A (en) Parallel to serial converter
US3588364A (en) Adaptive encoder and decoder
EP0386908B1 (en) PCM communication system
SU1619405A1 (en) Device for compacting code batch form
EP0348074B1 (en) PCM communication system
EP0063242B1 (en) Data handling systems with serial to parallel conversion interfaces
SU1683179A1 (en) Device for code compressing
US4387341A (en) Multi-purpose retimer driver
EP0635951A2 (en) Multiplexer controllers
SU1081637A1 (en) Information input device
RU2034401C1 (en) Threshold element
SU1487197A1 (en) Shift register
SU1383444A1 (en) Asynchronous sequential register
SU710104A1 (en) Switching apparatus
RU2012146C1 (en) Device for transmitting and receiving digital signals
RU2018205C1 (en) Pulse-width modulator
SU1162040A1 (en) Digital accumalator
SU1372361A1 (en) Asynchronous series register
SU1152038A1 (en) Counting-shifting device
SU1305661A1 (en) Device for shifting information
SU1103239A1 (en) Parallel code parity checking device
RU1784987C (en) Two-direction information traffic device
SU1092515A1 (en) Device for selective switching of storages
RU1817114C (en) Device for identifying images
SU427466A1 (en) DECODERING DRIVE