SU1617570A1

SU1617570A1 - Устройство дл регулировани мощности @ -фазной активной двухсекционной нагрузки

Info

Publication number: SU1617570A1
Application number: SU894643288A
Authority: SU
Inventors: Игорь Петрович Архиереев; Андрей Владимирович Кипенский
Original assignee: Харьковский политехнический институт им.В.И.Ленина
Priority date: 1989-01-26
Filing date: 1989-01-26
Publication date: 1990-12-30

Abstract

Изобретение относитс к преобразовательной технике и может быть использовано дл регулировани мощности нагревательных элементов электропечей. Цель изобретени - повышение коэффициента мощности и понижение уровн высших гармоник в питающей сети. Подключение каждой из нагрузок 1, 2 к сети происходит при включении коммутаторов 5, 6. Система 7 управлени обеспечивает работу схемы в двух режимах. В первом режиме включение коммутатора 6 происходит раньше выключени коммутатора 5 и на выходе формируютс двухуровневые ступенчатые кривые фазных токов. Во втором режиме фазные входные токи и его коэффициент мощности измен ютс , как при широтно-импульсном регулировании одиночного преобразовател , за счет чего достигаетс поставленна цель. 2 з.п. ф-лы, 2 ил.

Description

Изобретение относится к преобразовательной технике и может быть использовано для регулирования мощности нагревательных элементов электропечей.

Цель изобретения - повышение коэффициента мощности и понижение уровня высших гармоник тока в питающей сети.

На фиг.1 приведена функциональная схема устройства для случая пт=3; на фиг.2 диаграммы работы устройства для случая т=3, а число импульсов за период питающего напряжения N=3 (в общем случае N^hm, где h = 1,2,3 и т.д).

Устройство для регулирования мощности содержит две секции трехфазной активной нагрузки 1 и 2, первые входы которых подключены к шинам питающей сети, а вторые - к входам силовых блоков 3 и 4 с коммутаторами 5 и 6 в диагоналях постоянного тока, а также систему 7 управления с блоком 8 синхронизации с сетью, включающим трансформатор 9. детекторы 10-12 пересечения нулевого уровня, формирователи 1315 импульсов и логический элемент ИЛИ 16, входы трансформатора 9 подключены к шинам питающей сети, а выходы через детекторы 10-12 и формирователи 13-15 - к входам логического элемента ИЛИ 16, выход которого является выходом блок,. 8 синхронизации с сетью. Кроме того, сиси ома 7 управления содержит блок 17 сброса, вк лючающий логические элементы ИЛИ 18 и 19, логические элементы И 20 и 21 и триггер 22, причем первые входы логических элементов ИЛИ 18 и И 20 объединены в общую точку и являются первым входом блока 17 сброса, вторые входы этих логических элементов также объединены в общую точку и являются вторым входом блока 17 сброса, выход логического элемента ИЛИ 18 подключен к первому входу логического элемента И 21 и к Т-входу триггера 22, выход которого подключен к второму входу логического элемента И 21, выходы логических элементов И 20 и 21 подключены к входам логического элемента ИЛИ 19, выход которого является выходом блока сброса 17, третьим входом которого является R-вход триггера 22. В состав системы 7 управления входят также выходные каскады 23 и 24, включающие формирователи 25-28 импульсов и импульсные усилители 29-32, причем входы формирователей 26 и 27 являются первыми входами выходных каскадов, вторыми входами которых являются входы формирователей 25 и 28, выходы формирователей 25 и 26 через импульсные усилители 29 и 30 подключены к управляющему электроду коммутатора 5, выходы формирователей 27 и 28 через импульсные усилители 31 и 32 под ключены к управляющему электроду коммутатора 6. Система 7 управления снабжена также генератором 33 тактовых импульсов, RS-триггером 34, счетчиками 35 и 36, блоками 37 и 38 сравнения и задатчиком 39, выход генератора 33 подключен к входу +1 счетчика 35 и к входу -1 счетчика 36, входы -1 счетчика 35 и +1 счетчика 36 объединены в общую точку и подключены к выходу триггера 34, выход АО-An счетчика 35 подключен к входу АО-An блока 37 сравнения, выход ВО-Вп счетчика 36 подключен к входу ВО-Вп блока 38 сравнения,входы СО-Сп блоков сравнения подключены к задатчику 40, выход блока 37 сравнения подключен к первым входам блока 17 сброса и выходного каскада 23, выход блока 38 сравнения подключен к второму входу блока 17 сброса и к первому входу выходного каскада 24, вторые входы выходных каскадов 23 и 24 объединены в общую точку с третьим входом блока 17 сброса и с S-входом триггера 34 и подключены к выходу блока 8 синхронизации с сетью, выход блока 17 сброса подключены к R-входам триггера 34 и счетчиков 35 и 36.

На фиг.2 изображено: диаграмма 40 напряжение сети U: диаграммы 41-43 - выходные напряжения детекторов 10-12 Uio. Un, U12, диаграммы 44-46 - выходные сигналы U13- Шйформирователей 13-15: диаграмма 47 - импульсы Ui6 на выходе логического элемента ИЛИ 16; диаграмма 48 - напряжение U34 на выходе RS-триггера 34: диаграммы 49, 50 сигналы U37, Изе на выходах блоков 37,38 сравнения; диаграммы 51, 52 - сигналы U23, U24 в выходных каскадах 23, 24; диаграммы 53 55 - токи i^, i₀, i_aпервой и второй секций и суммарный в нагрузке фазы а для разных режимов работы; диаграмма 56 - изменение кода чисел А и В на выходах счетчиков 35, 36.

Устройство работает следующим образом.

В течение временных интервалов, когда фазные напряжения, поступающие на входы детекторов 10-12 через трансформатор 9.больше нуля, выходные напряжения U10, U11 и U12 детекторов 10-12 соответствуют уровню 1. По фронтам этих сигналов срабатывают формирователи 13-15, выходные сигналы которых U13, U14 и U^суммируются в логическом элементе ИЛИ 16, импульс^ U16 на выходе которого следуют с периодом т ₌ ^м N 3 ' где Т_с - период напряжения питающей сети, и определяют частоту широтно-импульсной модуляции. По сигналу Uie триггеры 22 и 34 переходят в исходное состояние, при котором их выходные напряжения соответствуют уровню 1, по этому же сигналу срабатывают формирователи 25 и 28, в результате чего в выходном каскаде 23 5 формируется выходной сигнал U23 положительной полярности на включение коммутатора 5, а в выходном каскаде 24 - выходной сигнал U24 отрицательной полярности на выключение коммутатора 6. При включении 10 коммутатора 5 в нагрузке 1 начинает протекать ток, (кривая тока в нагрузке 1 для фазы а).

Наличие на выходе триггера 34 уровня 1, поступающего на вход ”-Г’ счетчика 35 15 и вход ”+1 счетчика 36, разрешает работу этих счетчиков, выходные коды чисел А и В которых соответствовали в исходном состоянии нулю. Коды чисел А и В являются опорными кодами для управления коммута- 20 торами 5 и 6 соответственно. Счетчики 35 и 36 работают по замкнутому циклу, и с приходом первого импульса от генератора 33 тактовых импульсов код числа А на выходе счетчика 35 станет соответствовать едини- 25 це, а код числа В на выходе счетчика 36 своему максимальному значению, числу К_с -1, где К_С=2^П - коэффициент счета, а η разрядность счетчиков. В общем случае выражения для чисел А и В в функции количе- 30 ства поступивших на тактовые входы счетчиков импульсов можно представить в виде:

A(j) = j;

B(J) = K_C-J, 35 где ) - количество импульсов, поступивших на тактовые входы.

При этом частота генератора 33 тактовых импульсов выбирается из условия , NK_C ЗКс40 f33 = --F— =.

I сI с

Диаграммы 56 изменения чисел А и В показаны на фиг.2.

В блоках сравнения 37 и 38 происходит сравнение кода чисел А и В с кодом числа С, 45 задаваемым задатчиком 39 и являющимся управляющим кодом для регулирования мощности нагрузки путем изменения моментов включения коммутатора 6 и выключения коммутатора 5. Связь выходных 50 сигналов U37 и U38 блоков 37 и 38 сравнения с их входными сигналами описывается вы ражениями:

U37 U38 =

0, если А >С ;

1, если А = С : 0, если А <С ;

0, если В >С :

• 1, если В = С ;

0, если В <С .

Изменение числа С производят в зависимости от необходимого текущего значенля мощности нагрузки Р. причем максимальному значению Смаке соответствует максимальное значение мощности, а Смин - минимальное. Таким образом, изменение числа С позволяет регулировать мощность практически во всем диапазоне от максимального значения Рмакс ⁼ 6U²/R, где U - действующее значение фазного напряжения сети, R - сопротивление секции нагрузки, до нуля.

В зависимости от текущего значения числа С имеют место два режима работы устройства. В первом режиме Смакс> С > > 0,5К_с и первым от начала периода модуляции значения числа С достигает число В, а затем число А. Во втором режиме 0,5 К_с> С>Смин и первым от начала периода модуляции значения числа С достигает число А, а вторым число В. А так как Вмакс⁼Амакс И Вмин⁼Амин ⁼0, т.е. A(j)t B(j) Kc, то при С=0,5 К_с числа А и В одновременно становятся равными числу С.

На тактах, когда В=С или А=С, на выходе блоков сравнения 38 или 37 формируются сигналы U38 или U37,соответствующие ”1, по которым соответственно включается коммутатор 6 и выключается коммутатор 5. Сигналы U38 и U37 используются также для осуществления сброса счетчиков 36 и 35, для чего они подаются на входы блока 17 сброса, который выполнен таким образом, что из двух поступающих на его первые два входа импульсов U37 и U38 на выход проходит только один,последний.

Реализуется данный принцип следующим образом.

В исходном состоянии выходное напряжение U22 триггера 22 соответствует уровню 1, однако с приходом первого из импульсов U37 и U38, который поступает на его Т-вход через логический элемент ИЛИ 18. триггер 22 изменяет свое состояние и его выходное напряжение U22 становится равным нулю. Присутствие 0 на входе логического элемента И 21 запрещает прохождение через него первого импульса. С приходом второго из импульсов U37 или U38 триггер 22 возвращается в исходное состояние, на его выходе устанавливается 1 и второй импульс проходит на выход блока 17 сброса. В том случае, когда все числа оказались равны А=В=С и импульсы U37 и U38 на входы блока сброса 17 проходят одновременно, на выходе логического элемента И 20 формируется сигнал, который и проходит на выход блока 17 сброса. По сигналу с выхода блока сброса на выходах RS-триггера 34 и счетчиков 35 и 36 устанавΊ ливаются нулевые значения, что необходимо для подготовки этих элементов к работе в следующем периоде модуляции.

Процессы на фиг.2 соответствуют первому режиму. На такте равенства В=С на выходе блока 38 сравнения формируется сигнал иза, по которому срабатывает формирователь 27, и в выходном каскаде 24 формируется сигнал U24 положительной полярности на включение коммутатора 6. При включении последнего в нагрузке 2 начинает протекать ток, кривая которого 1о для фазы а показана на фиг,2. Далее значения числа С достигает число А и на такте равенства А=С на выходе блока 37 сравнения формируется сигнал U37, по которому срабатывает формирователь 26, и в выходном каскаде 23 формируется сигнал U23 отрицательной полярности на выключение коммутатора 5. При выключении коммутаторов 5 ток Ιοί в нагрузке 1 становится равным нулю и сохраняет нулевое значение до окончания данного периода модуляции. А так как коммутатор 6 остается включенным, в нагрузке 2 продолжает протекать ток 1_о (фиг.2).

Таким образом, в первом режиме включение коммутатора 6 происходит раньше выключения коммутатора 5, и на входе устройства формируются двухуровневые ступенчатые кривые фазных токов, благодаря чему повышается коэффициент мощности устройства.

Во втором режиме фазные входные токи устройства и его коэффициент мощности изменяются, как при широтно-импульсном регулировании одиночного преобразователя.

Claims

Формула изобретения

1. Устройство для регулирования мощности m-фазной активной двухсекционной нагрузки, первые выводы для подключения которой соединены с соответствующими выводами для подключения сети, содержащее два силовых блока в виде т-фазного диодного выпрямителя и систему управления, отличающееся тем, что, с целью повышения коэффициента мощности и понижения уровня высших гармоник тока в питающей сети, вторые выводы для подключения m-фазных активных нагрузок подключены к соответствующим выводам переменного тока соответствующего т-фазного диодного выпрямителя, диагонали постоянного тока m-фазных диодных выпрямителей зашунтированы введенными коммутаторами, а система управления содержит блок синхронизации с сетью, блок сброса, два выходных каскада, генератор тактовых импульсов, RS-триггер, два счетчика, два блока сравнения и задатчик, причем выход генератора тактовых импульсов подключен к тактовому входу на увеличение счета первого счетчика и тактовому входу на уменьшение счета второго счетчика, выход RS-триггера подключен к тактовому входу на уменьшение счета первого счетчика и к тактовому входу на увеличение счета второго счетчика, кроме того, блок сброса выполнен в виде двух логических элементов ИЛИ, двух логических элементов И и триггера, причем первые входы первых логических элементов ИЛИ и И объединены в общую точку и являются первым входом блока сброса, вторые входы этих логических элементов также объединены в общую точку и являются вторым входом блока сброса, выход первого логического элемента ИЛИ подключен к первому входу второго логического элемента И и Т-входу триггера блока сброса, выход которого подключен к второму входу второго логического элемента И, выходы логических элементов И подключены к входам второго логического элемента ИЛИ, выход которого является выходом блока сброса , R-вход триггера сброса является третьим входом блока сброса.
2. Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок синхронизации с сетью выполнен в виде m-фазного трансформатора, m детекторов пересечения нулевого уровня и формирователей импульсов и одного логического элемента ИЛИ, причем каждый вход логического элемента ИЛИ через формирователь импульсов и детектор пересечения нулевого уровня подключен к одному из выходов трансформатора, входы которого являются m-фазным входом, а выход логического элемента - однофазным выходом блока синхронизации с сетью.
3. Устройство по п.1, о т л и ч а ю ще ес я тем, что выходные каскады выполнены в виде формирователей импульсов и импульсных усилителей, причем вход первого формирователя импульсов каждого выходного каскада является его первым входом, вход второго формирователя импульсов каждого выходного каскада - его вторым входом, выход каждого формирователя импульсов через импульсный усилитель подключен к управляющему электроду соответствующего коммутатора.