SU1614027A1 - Устройство дл приема информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  вычислительных машин в однородной вычислительной системе. Цель изобретени  - расширение области применени  устройства. Устройство содержит приемник 1, сдвиговый регистр 2, первый 3 и второй 4 блоки сравнени , формирователь импульсов 5, триггеры 6, 9, элементы И-НЕ 7, 8, управл емый усилитель 10. Устройство позвол ет производить подключение и отключение от общего канала передачи информации по соответствующим информационным командам. 1 ил.

Description

If

1

О

ю

41

Изобретение относитс  к вычислительой технике и может быть использовано дл  опр жени  вычислительных г-лашин в одноодной вычислительной системе.

Целью изобретени   вл етс  расширеие области применени  устройства.

На чертеже представлена функциональа  схема устройства.

Устройство содержит приемник 1, реистр 2 сдвига, первый блок 3 сравнени , торой блок 4 сравнени , формирователь 5 мпульса, D-триггер 6, первый 7 и второй 8 лементы И-ИЕ,Н5-тр1.птер 9, управл емый силитель 10, информационный вход 11 ус ройства, выход 12 устройства, первьиз 13, вторые 14 и третьи 15 задающ е вхоп V - ройства.

Устройстоо раоотает спедующиг г oGpfeзом .

Последовательность байтов., nocrynaio- ща  на вход приемника 1, служащего согласоаанил е линией СБР;ЗМ, преобразуетс  в недл в уровни, кеоб) дл  работы усилител  10м сдвигового регистра 2. Сдвиговый регистр 2 преобразовывает входные данные из последовательного фор; ;атз в параллельный и побайтно выставл ет их из свои информацискные аыходы. Не соответствующие задающие Ехо,цы блока 3 сравнени  предварительно ycTaHaBJiyisStOTc первые байты слоь Включение и Выключение (которые одинаковы). Их срав г5ение с поступившим со сдвигового pen/iCTps 2 байтом происходит а блоке 3 сравкеим . U случае сравнени  этих байтов на выходе блока 3 по вл етсл импупьс, который гиэре- ключает триггер 6 в единичное состо ние, так как О-вход триггера 6 с оощим проводом устройства, floss не произойдет сравнение первого байта, с выхо,да триггера 6 не поступит разрешающий уровень на формирователь 5 и чпульса сброса vi на элементы И-НЕ 7, 8.

После получени  сдвиговым регистро.л 2 байта информа141 и на его управл ющем выходе по вл етс  сигнал Бзйт получен, МО на выходе формироват8   5 /чмпульс по вл етс  после пос- -упле1-п.1й разрешающего уровн  на второй вход формировател  5,

Вторые байты слов Включение и Вы- ключен ле устаназпивсютс  на вторых и . третьих задающу(д входах устройс.-гза и сравниваютс  с пoG ynи8шe 4 со сдзигозого г-егистра 2 байтом в блоке 4 сравнени . При райеистве юступ1 1вшего байта с BToptu- i 6амго;л слоэа Включениэ импульс по- влг:- егсй на вторс   вь:)соде блока 4 сравне -П ;, который соедкне,; -; первым входом аторого элемента И-НЕ 8. Ппи равенстве поступившего байта с BTophiivi байгом слова Выклю чение импульс по вл етс  на первом выходе блока 4 сравнени , который соединен с первым входом первого элемента И-НЕ 7.

Если сле,цующим за первым поступит байт, сравнимый с вторым байтом слова Включение, то импульс с выхода второго элемента 2И-НЕ 8, который соединен с S- входом триггера 9, переключит триггер 9 в единичное состо ние. Выход триггера 9 с6- 0 единен с управл ющим входом усилител  10, поэтому последовательность байтов, следующа  за словом Включение, поступит через усилитель 10 на ыход 12 устройства. Импульс сброса с выхода формировател  5 ib установит триггер 6 первого байта в исходное состо ние.

Ес,пк следующим за первым поступит байт, сравнимый с вторым байтом слова Выключение,то импульсе выхода первого 0 элемента И-НЕ 7, который соединен с R- входом триггера 9, переключит триггер 9 в нулевое состо ние, поэтому поступление последовательности байтов через усили- гель 10 на выход 12 устройства прекратитс . 5 1%, ульс сброса с выхода формировател  5 устзнсвит триггер б первого байта в исходное состо ние,

Есл, ; следующирд за первым поступит байт, не сравнимый с вторыми байтами слов 30 Включение и Выклю ение, то импульсе выхода форк ировател  5 установит триггер 6 первого байта в исходное состо ние.

Эффективность / спользовани  предлагаемого устройства в вычислительной систе- ЗСэ ме достигаетс  за счет сокращени  линий св зи мемсду центральной и периферийными ЭВМ, так как пзоиферийные ЭВМ могут подключитьс  на одну линию св зи, причем кажда  ЭВМ будет получать информацию, 40 предназначенну. О только дл  нее.

Claims (1)

1. Формула изобретени 

   Устройство дл  | риема информации, содер) приег лник, вход которого  вл етс  входом устройства, регистр сдвига, ин- формационные 1 ыходы . которого подключены к соотаетствующим первым входам первого блока сравнени , вторые входы которого  вл ютс  первыми задающим: . ; входами устройства, формирователь ммпульсов, отличающеес  тем, что, с целью расширени  области применени , в него Бведены отарой блок сравнени , пер- -, м и агорой злементы И-НЕ, D-триггер, , триггер, управл емый усилитель, выход iipMei 1иика подключен к входу управл емого усилител  и к входу регистра сдвига, ин- формационны 8 выходы которого ;шдкпючены к соответствующим первым

   входам второго блока сравнени , вторые и третьи входы которого  вл ютс  соответственно вторыми и третьими задающими входами устройства, выход первого блока сравнени  подключен к С-входу D-триггера. D-вход которого подключен к шине нулевого потенциала, управл ющий выход регистра сдвига подключен к первому входу формировател  импульсов, выход которого подключен к S-входу D-триггера, инверсный выход кото0

   рогг подключен к первым входам первого и второго элементов И-НЕ и к второму входу формировател  импульсов, первый и второй выходы второго блока сравнени  подключены к вторым входам соответственно первого и второго элементов И-НЕ. выходы которых подключены соответственно к R- и S-вхЬдам RS-триггера, выход ко. орого подключен к управл ющему входу управл емого усилител , выход которого  вл етс  выходом устройства.