SU1608647A1 - Device for dividing golden proportion parallel codes by two - Google Patents
Device for dividing golden proportion parallel codes by two Download PDFInfo
- Publication number
- SU1608647A1 SU1608647A1 SU894648950A SU4648950A SU1608647A1 SU 1608647 A1 SU1608647 A1 SU 1608647A1 SU 894648950 A SU894648950 A SU 894648950A SU 4648950 A SU4648950 A SU 4648950A SU 1608647 A1 SU1608647 A1 SU 1608647A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- bit
- input
- output
- information
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл делени кодов "золотой" пропорции в специализированных вычислительных устройствах. Цель изобретени - уменьшение аппаратурных затрат. Устройство содержит N одноразр дных двоичных сумматоров 9-16, N-разр дные информационные входы 1-8 и N-разр дные информационные выходы 17-24, вход 25 логического нул . 1 ил.The invention relates to computing and can be used to divide the golden ratio codes in specialized computing devices. The purpose of the invention is to reduce hardware costs. The device contains N one-bit binary adders 9-16, N-bit information inputs 1-8 and N-bit information outputs 17-24, input 25 logic zero. 1 il.
Description
2}2}
ЫS
0505
оabout
0000
аbut
4;: four;:
Изобретение относитс к вычислительной технике и может быть использовано дл делени кодов золотой пропорции в специализированных вычислительных -устройствах.The invention relates to computing and can be used to divide the golden ratio codes in specialized computing devices.
Цель изобретени - сокращение аппаратурных затрат,The purpose of the invention is to reduce hardware costs,
На чертеже приведена функциональна схема восьмиразр дного устройства дл делени на два параллельных кодов золотой пропорции,The drawing shows a functional diagram of an eight-bit device for dividing the golden ratio into two parallel codes,
, Устройство содержит информационны входы 1-8, предназначенные дл подачи в устройство восьмиразр дного параллельного кода золотой пропорции , однозар дные двоичные сумматоры 9 - 16, предназначенные дл формировани результата операции, информа- ционные выходы 17 - 24, предназначенные дл вывода разр дов частного, |вход 25 логического нул . Сумматор 9 соответствует старшему разр ду уст-- ройства. Кодом золотой пропорции называетс представление любого действительного числа в видеThe device contains information inputs 1-8 for supplying the golden ratio to the device of the eight-bit parallel code, single-charge binary adders 9-16 for generating the result of the operation, information outputs 17-24 for outputting the private bits, | input 25 logical zero. The adder 9 corresponds to the highest bit of the device. The golden proportion code is the representation of any real number in the form
№ . D C;oi ,No. D C; oi,
где ,where
(х; - i- степень числа золотой(x; - i- degree of the number of gold
пропорции.proportions.
Сущность и физическа возможность делени на два параллельных кодов золотой пропорции заключаетс в ел едующем,. . . . -,The essence and the physical possibility of dividing into two parallel codes the golden ratio lies in eating. . . . -,
В коде золотой пропорции между весами разр дов существует следующее соотношениеIn the code of the golden ratio between the weights of bits there is the following relationship
+о( -Ч + o (-h
При единичном значении i-ro разр да производитс его развертка в младшие разр ды. Если в 1-1)-м разр де находитс единица и в него производитс развертка единицы с i-ro- разр да, получаем наложение двух единиц В одном разр де, В этом случае в (i-l)-M разр де результата делени параллельного кода на два будет единичное значение, С приходом единичного значени (i-2)-ro разр да, если в нем была развертка единицы из предыдущего разр да, в (1-2)-м разр де результата будет единичное значение в противном случае производитс развертка единицы из (i-2)-ro разр да в младшие разр дьиWith a single value of i-ro bit, it is scanned to lower bits. If a unit is in the 1-1) -th bit and a unit is scanned into the i-ro bit, we get the superposition of two units in one bit. In this case, in (il) -M bit of the result of dividing the parallel code there will be a single value for two, With the arrival of a single value (i-2) -ro bit, if there was a unit sweep from the previous bit, in (1-2) th digit of the result there will be a single value otherwise units from (i-2) -ro bit to low bit
е e
10ten
0864708647
Таким образом происходит деление на два параллельного п-разр дного кода золотой пропорции.Thus, the golden ratio is divided into two parallel p-bits of the code.
Устройство работает следующим образом .The device works as follows.
Разделим на два параллельный код золотой про порции 10010110, На первый информационный вход сумматора 9 с информационного входа 1 устройства поступает единичный сигнал, на второй и третий входы поступают нулевые сигналы , поэтому на информационном выходе 17 (выходе переноса) устройства формируетс нулевой сигнал, а на вы- ходе cyMtvb сумматора 9 устанавливаетс единичный сигнал, котор)ый поступает на второй информационный вход сумматора 10 и на третий информационный вход сумматора 11, На первый информационный вход сумматора 10 с информационного входа 2 устройства поступает нулевой сигнал и на вход переноса сумматора 10 поступает сигнал логического нул . Таким образом, на информационном выходе 18 (выходе переноса ) устройства формируетс нулевой сигнал, а на выходе суммы - еди15We divide into two the parallel code of the golden proportion 10010110, the first information input of the adder 9 from the information input 1 of the device receives a single signal, the second and third inputs receive zero signals, therefore the information output 17 (transfer output) of the device generates a zero signal, and The output of the cyMtvb adder 9 is set to a single signal, which is fed to the second information input of the adder 10 and to the third information input of the adder 11, At the first information input of the adder 10 from the information input ode device 2 receives a zero signal on the carry input of the adder 10 receives a logic zero signal. Thus, at the information output 18 (transfer output) of the device, a zero signal is generated, and at the sum output - one
2020
2525
00
5five
00
5five
00
5five
ничный сигнал, которы поступает На второй информационный вход сумматора 11 и на вход переноса сумматора 12, На первый информационный вход сумматора 11 поступает с информационного входа 3 устройства нулевой сигнал. Таким образом, на информационном выходе 19 формируетс сигнал единичного уровн ,-а на выходе суммы - нулевой сигнал, который поступает на второй вход сумматора 12 и на вход переноса сумматора 13. На первый информационный вход сумматора 12 поступает с информационного входа 4 устройства единичный сигнал. Таким образом, на информационном выходе 20 устройства формируетс сигнал единичного уровн , а на выходе суммы - нулевой сигнал , который поступает на второй вход сумматора 13 и на вход переноса сумматора 14.A significant signal that arrives at the second information input of the adder 11 and at the transfer input of the adder 12. At the first information input of the adder 11, a zero signal comes from the information input 3 of the device. Thus, at the information output 19 a single-level signal is generated, and the output of the sum is a zero signal that goes to the second input of the adder 12 and to the transfer input of the adder 13. To the first information input of the adder 12 comes from the information input 4 of the device a single signal. Thus, a unit level signal is generated at the information output 20 of the device, and a zero signal is output at the sum output, which is fed to the second input of the adder 13 and to the transfer input of the adder 14.
На первый информационный вход сумматора 13 с информационного входа 5 устройства поступает нулевой сигнал. Вследствие наличи на всех входах сумматора 13 нулевых сигналов, на информационном выходе 21 (выходе переноса ) и на -выходе суммь формируетс нулевой сигнал, который поступает на второй информационный вход сумматора 14 и на вход переноса сумматораAt the first information input of the adder 13 from the information input 5 of the device receives a zero signal. Due to the presence of zero signals at all inputs of the adder 13, the information output 21 (transfer output) and at the output, the sum, a zero signal is generated, which is fed to the second information input of the adder 14 and to the transfer input of the adder
15. На первый информационный вход сумматора 14 с информационного входа 6 устройства поступает единичный сиг НсЛ, который устанавливает информационный выход 22 устройства в нулево состо ние, а выход суммы-в единичное состо ние.15. The first information input of the adder 14 from the information input 6 of the device receives a single signal NSL, which sets the information output 22 of the device to the zero state, and the output of the sum to the single state.
Единичный сигнал с выхода суммы су|мматора 14 поступает на вход пере- нсса сумматора 16 и на второй вход сумматора 15, на первый вход которо- гс с информационного входа 7 уст- ре йства поступает единичный сигнал. Псэтому на информационном выходе 23 (1ыходе переноса) устройства формируетс единичный сигнал, а на выходе суммы - нулевой. Нулевой сигнал с вы хсда суммы сумматора 15 поступает на ВТ орой вход сумматора 16, на первый В1;од которого с информационного вхо- дг 8 устройства поступает нулевой С1:гнал, вследствие чего на информа- Ц1;онном выходе 24 устройства форми- рз етс нулевой сигнал. Таким образом на выходе устройства установилс 00110010.A single signal from the output of the sum of the summator 14 is fed to the input of the transfer of the adder 16 and to the second input of the adder 15, to the first input of which from the information input 7 of the device receives a single signal. Consequently, a single signal is generated at the information output 23 (1 transfer output) of the device, and a zero signal is output at the sum output. The zero signal from the output of the sum of the adder 15 is fed to the BT input of the adder 16, to the first B1, from which the zero С1: drive comes from the information input 8 of the device, resulting in the information from the C1; zero signal. Thus, at the output of the device, 00110010 was installed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894648950A SU1608647A1 (en) | 1989-02-06 | 1989-02-06 | Device for dividing golden proportion parallel codes by two |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894648950A SU1608647A1 (en) | 1989-02-06 | 1989-02-06 | Device for dividing golden proportion parallel codes by two |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1608647A1 true SU1608647A1 (en) | 1990-11-23 |
Family
ID=21428018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894648950A SU1608647A1 (en) | 1989-02-06 | 1989-02-06 | Device for dividing golden proportion parallel codes by two |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1608647A1 (en) |
-
1989
- 1989-02-06 SU SU894648950A patent/SU1608647A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1151955, кл. G 06 F 7/49, 1983. Авторское свидетельство СССР № 1485232. кл. С 06 F 7/49, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1608647A1 (en) | Device for dividing golden proportion parallel codes by two | |
SU1767492A1 (en) | "gold" proportion code weight sequence generator | |
SU1336250A1 (en) | Binary-coded decimal code-to-binary code converter | |
RU2007031C1 (en) | Code converter | |
SU1442988A1 (en) | Combination adder | |
SU991409A1 (en) | Device for determination of number of ones in a binary number | |
RU2022337C1 (en) | Parallel sign-digit code/additional binary code converter | |
SU1667258A1 (en) | Natural-redundant-to-binary code translator | |
SU1097994A1 (en) | Device for transforming binary code to code of number system with negative radix | |
SU1388995A1 (en) | Device for converting binary numbers to binary decimal numbers and backwards | |
SU1543401A1 (en) | Digital function generator | |
SU1193663A1 (en) | Adder for compressed codes | |
SU781806A1 (en) | Binary-to-binary-decimal code converter | |
SU368598A1 (en) | CONVERTER BINARY DECIMAL CODE "12222" TO UNITARY CODE | |
SU435519A1 (en) | BINARY AND DECIMAL BINARY AND REVERSE CONVERTER | |
SU913367A1 (en) | Device for comparing binary numbers | |
RU2018929C1 (en) | Device for modulo n addition of three numbers | |
SU1174920A1 (en) | Associative adding device | |
SU1084779A1 (en) | Translator from binary code to binary-coded decimal code | |
SU1145425A1 (en) | Device for control of pulse-width converter | |
SU1569993A1 (en) | Binary-coded decimal code-to-binary code converter | |
SU1374217A1 (en) | Device for multiplying n-digit numbers | |
RU1797109C (en) | Modulo 3 adder | |
SU1495784A1 (en) | Adder | |
SU1160400A1 (en) | One-digit quaternary adder |