SU1607014A1 - Элемент пам ти - Google Patents
Элемент пам ти Download PDFInfo
- Publication number
- SU1607014A1 SU1607014A1 SU884627341A SU4627341A SU1607014A1 SU 1607014 A1 SU1607014 A1 SU 1607014A1 SU 884627341 A SU884627341 A SU 884627341A SU 4627341 A SU4627341 A SU 4627341A SU 1607014 A1 SU1607014 A1 SU 1607014A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- memory element
- dielectric layer
- layer
- diffusion region
- technology
- Prior art date
Links
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл хранени адреса дефектного элемента в запоминающих устройствах на основе МОП-структур с резервированием, в программируемых посто нных запоминающих устройствах, в источниках опорных напр жений, автогенераторах, усилител х с электронной подстройкой напр жени , частоты и коэффициента усилени . Цель изобретени - увеличение выхода годных элементов пам ти. Поставленна цель достигаетс тем, что элемент пам ти содержит второй провод щий слой 7 из поликремни . Второй диэлектрический слой 6 вл еетс туннельно-тонким. Запись информации производитс путем его пробо напр жением, подаваемым на слой 7 и первую диффузионную область 2. Это позвол ет совместить технологию изготовлени элемента пам ти с технологией ЭС РПЗУ с плавающим затвором. 1 з.п. ф-лы, 1 ил.
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано для хранения адреса дефектного элемента в запоминающих устройствах на основе МОП-структур с резервированием, в программируемых Постоянных запоминающих устройствах, в источниках опорных напряжений, автогенераторах, усилителях с электронной подстройкой напряжения, частоты и Коэффициента усиления.
Целью изобретения является увеличение выхода годных.
На чертеже представлена структура элемента памяти, разрез;
Элемент памяти содержит.полупроводниковую подложку 1 первого типа Проводимости, первую 2 и вторую 3 диффузионную области второго типа Проводимости, первый диэлектрический Слой 4, первый проводящий слой 5, второй диэлектрический слой 6, второй проводящий слой 7. На чертеже обозначены также программирующая шина 8, управляющая шина 9, шина 10 нулевого потенциала.
Для программирования элемента памяти используется пробой туннельнотонкого слоя 6 (исходное сопротивление элемента 10^ кОм, записанное состояние элемента 1,0 - 30 кОм).
Элемент памяти работает следующим Образом,
Режим программирования. Пусть элемент памяти не выбран. Это означает, что на управляющей шине 9 напряжение низкого уровня, между областями 2, 3 канала не образуется, напряжение программирования от программирующей шины 8 не поступает на первую диффузионную область 2. Пробой второго диэлектрического слоя 6 не происходит, элемент памяти остается в исходном состоянии (высокое сопротивление) .
Элемент памяти выбран. Это означает, что на управляющей шине 9 напряжение высокого уровня, между областями 2, 3 образуется канал, напряжение программирования от программирующей шины 8 поступает на первую, диффузионную область 2, пробивает второй диэлектрический слой 6 и между слоем 7 и первой диффузионной областью 2 фор мируется низкоомное соединение, элемент запрограммирован (записанное состояние - низкое сопротивление).
Использование туннельно-тонкого слоя 6 из диоксида кремния, применение в качестве слоя 7 пленки поликремния позволяет совместить изготовление элемента памяти с технологией ЭС РПЗУ с плавающим затвором, что дает возможность повысить устойчивость и надежность воспроизводимых характеристик элемента памяти, не приводящих к потере информации программирующих элементов в процессе высокотемпературных операций сборки и термополевых обработок: в процессе эксплуатации отсутствие эффекта зарастания с течением времени, характерного для плавких перемычек, нечувствительность состояния элемента памяти (пробит не пробит) к воздействию радиационных эффектов.
Claims (2)
- Формула изобретения1. Элемент памяти, содержащий полупроводниковую подложку первого типа проводимости, две диффузионные области второго типа проводимости, расположенные в приповерхностном слое полупроводниковой подложки, первый диэлектрический слой, расположенный на поверхности полупроводниковой подложки между первой и второй диффузионными областями с перекрытием края второй диффузионной области,первый проводящий слой, расположенный на поверхности первого диэлектрического слоя,второй диэлектрический слой, который является туннельно-тонким и расположен на поверхности полупроводниковой подложки над первой диффузионной областью, отличающийся тем, что, с целью увеличения выхода годных, элемент памяти содержит второй проводящий слой из поликремния', расположенный на втором диэлектрическом слое, а первый диэлектрический слой расположен с перекрытием края первой диффузионной области.
- 2. Элемент памяти по п.1, о т личающийся тем, что, с целью упрощения технологии изготовления элемента памяти, второй диэлектрический слой выполнен из диоксида кремния или из оксинитрида кремния, или композиции из диоксида кремния, нитрида кремния, оксинитрида кремния.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884627341A SU1607014A1 (ru) | 1988-12-27 | 1988-12-27 | Элемент пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884627341A SU1607014A1 (ru) | 1988-12-27 | 1988-12-27 | Элемент пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1607014A1 true SU1607014A1 (ru) | 1990-11-15 |
Family
ID=21418308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884627341A SU1607014A1 (ru) | 1988-12-27 | 1988-12-27 | Элемент пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1607014A1 (ru) |
-
1988
- 1988-12-27 SU SU884627341A patent/SU1607014A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 3792319, кл. 365- 185, опублик. 1974. Патент US № 4203158, кл. 365-185, опублик. 1980. . . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5493138A (en) | Single transistor non-volatile electrically alterable semiconductor memory device | |
US4562639A (en) | Process for making avalanche fuse element with isolated emitter | |
US4507757A (en) | Avalanche fuse element in programmable memory | |
US5114870A (en) | Method for manufacturing field effect transistors | |
KR100616758B1 (ko) | 플래쉬 메모리 어레이 | |
US4507756A (en) | Avalanche fuse element as programmable device | |
US5763912A (en) | Depletion and enhancement MOSFETs with electrically trimmable threshold voltages | |
US4355375A (en) | Semiconductor memory device | |
US5963806A (en) | Method of forming memory cell with built-in erasure feature | |
KR940704063A (ko) | 이이피롬(eeprom) 셀, 집적회로 이이피롬(eeprom)이중 게이트 전계효과 트랜지스터 형성방법 및 이이피롬(eeprom) 메모리 어레이 형성방법(flash eeprom) | |
JPH11135654A (ja) | スプリット・ゲート型フラッシュ・メモリー セルの構造 | |
US4727043A (en) | Method of manufacturing a non-volatile memory | |
US4630087A (en) | Nonvolatile semiconductor memory device | |
KR960016835B1 (ko) | 반도체 비휘발성 메모리 디바이스 | |
US5864501A (en) | Test pattern structure for endurance test of a flash memory device | |
US6133746A (en) | Method for determining a reliable oxide thickness | |
US6949423B1 (en) | MOSFET-fused nonvolatile read-only memory cell (MOFROM) | |
US4491857A (en) | Avalanche fuse element with isolated emitter | |
SU1607014A1 (ru) | Элемент пам ти | |
US5763308A (en) | Method for fabricating flash memory cells using a composite insulating film | |
US5252505A (en) | Method for manufacturing a semiconductor device | |
KR0138915B1 (ko) | 반도체 비소멸성 메모리 | |
US5348898A (en) | Semiconductor device and method for manufacturing the same | |
US5511036A (en) | Flash EEPROM cell and array with bifurcated floating gates | |
JPH0368543B2 (ru) |