SU1596291A1 - Apparatus for checking logic integrated circuits - Google Patents
Apparatus for checking logic integrated circuits Download PDFInfo
- Publication number
- SU1596291A1 SU1596291A1 SU884449884A SU4449884A SU1596291A1 SU 1596291 A1 SU1596291 A1 SU 1596291A1 SU 884449884 A SU884449884 A SU 884449884A SU 4449884 A SU4449884 A SU 4449884A SU 1596291 A1 SU1596291 A1 SU 1596291A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- chip
- zero
- inputs
- Prior art date
Links
Abstract
Изобретение относитс к контрольно-измерительной технике и может быть использовано при проверке логических микросхем. Целью изобретени вл етс упрощение устройства и повышение стабильности его работы, что достигаетс за счет исключени необходимости использовани стабилизаторов уровн , различающих три уровн потенциала. Устройство содержит эталонную микросхему 1, элементы 2-1...2-N сравнени , первые зажимы 3-1...3-N дл подключени контролируемой микросхемы 4, элемент 5 ИЛИ, первый 6 и второй 19 RS-триггеры, элементы И 11-1...11-N, диоды 12-1...12-N, переключатель 7, индикатор 9. Дл достижени цели в устройство введены генератор 14 импульсов, счетчик 15, аналоговый коммутатор 16, ключ 17, резистор 18, регистр 20 и элемент 21 задержки. 1 ил.The invention relates to instrumentation engineering and can be used in testing logic chips. The aim of the invention is to simplify the device and increase the stability of its operation, which is achieved by eliminating the need to use level stabilizers that distinguish three potential levels. The device contains a reference microcircuit 1, comparison elements 2-1 ... 2-N, first clamps 3-1 ... 3-N for connecting a controlled chip 4, element 5 OR, first 6 and second 19 RS-triggers, AND elements 11-1 ... 11-N, diodes 12-1 ... 12-N, switch 7, indicator 9. To achieve the goal, a pulse generator 14, a counter 15, an analog switch 16, a switch 17, a resistor 18 are entered into the device, register 20 and delay element 21. 1 il.
Description
Изобретение относится к контрольно измерительной технике и может быть использовано при проверке логических микросхем. Целью изобретения являет2The invention relates to a control measurement technology and can be used when checking logic chips. The aim of the invention is
ся упрощение устройства и повышение стабильности его работы, что достигается за счет исключения необходимости использования стабилизаторов уровня, различающих три уровня потенциала. Устройство содержит эталонную шкросхему 1, элементы 2- 1 ... 2-п сравнения, первые зажимы 3-1...3—η для подключения контролируемой микросхемы 4, элемент ИЛИ 5, первый 6 и второй 19 Н5-триггеры, элементы И 11-1.,.11-п, диоды 12-1...12-п, переключатель 7, индикатор 9. Для достижения цели в устройство введены генератор 14 импульсов, счетчик 15, аналоговый коммутатор 16, ключ 17, резистор 18, регистр 20 и элемент 21 задержки. 1 ил.simplify the device and increase the stability of its work, which is achieved by eliminating the need to use level stabilizers that distinguish three levels of potential. The device contains a reference circuit 1, elements 2-1 ... 2-n comparisons, the first clips 3-1 ... 3 — η for connecting a controlled chip 4, the element OR 5, the first 6 and the second 19 H5 triggers, the elements AND 11-1., 11-п, diodes 12-1 ... 12-п, switch 7, indicator 9. To achieve the goal, a generator of 14 pulses, a counter 15, an analog switch 16, a switch 17, a resistor 18 are entered into the device, register 20 and delay element 21. 1 il.
сwith
СПSP
соwith
0505
ЬРLR
соwith
- 3- 3
15962911596291
4four
Изобретение.относится к контрольно-измерительной технике и может быть использовано при проверке логических микросхем.The invention relates to the instrumentation technology and can be used when checking logical circuits.
Цель изобретения - упрощение устройства и повышение стабильности его работы за счет исключения необходимости различения трех уровней потенциала.The purpose of the invention is to simplify the device and increase the stability of its work by eliminating the need to distinguish between three levels of potential.
На чертеже представлена структурная схема устройства для. проверки логических микросхем.The drawing shows a block diagram of the device for. logic chip checks.
Устройство содержит эталонную микросхему 1, элементы 2-1-2-п сравне- 15 ния, первые зажимы 3-1-3-п для подключения контролируемой микросхемы 4, элемент ИЛИ 5-, первый КЗ-триггер 6, переключатель 7, второй зажим 8 для подключения контролируемой мик- 20 росхемл 4, индикатор 9, третий зажим 10 для подключения контролируемой микросхемы 4, элементы И 11-1-11-п, диоды 12-1-12-п, входной' зажим 13, генератор 14 импульсов, счетчик 15, 25The device contains a reference microcircuit 1, elements 2-1-2-p of the comparison, the first clips 3-1-3-p for connecting a controlled chip 4, the element OR 5-, the first short-circuit trigger 6, the switch 7, the second clip 8 for connecting a controlled microcircuit, 20 rosheml 4, an indicator 9, a third terminal 10 for connecting a controlled microcircuit 4, elements 11-1-11-11, diodes 12-1-12-n, input terminal 13, generator 14 pulses, counter 15, 25
аналоговый коммутатор 16, ключ 17, резистор 18, второй КЗттриггер 19, регистр 20, элемент 21 “задержки.'analog switch 16, key 17, resistor 18, second Cntrigger 19, register 20, “delay” element 21
Логические выводы эталонной микросхемы 1 соединены с первыми входа>и соответствующих элементов 2-1-2-п сравнения, соединенных вторыми входам! через первые зажимы 3-1-3-п для подключения контролируемой микросхемы 4 с соответствующими логическими выводами контролируемой микросхемя 4. Выходы элементов 2-1-2-п сравнения соединены с соответствующими входами элемента ИЛИ 5, выход которого соединен с первым входом КЗ-триггера 6, соединенного вторым входом через переключатель 7' с вторым зажимом 8 для подключения контролируемой микросхема 4, а также с первым выводом питания эталонной микросхемы 1, Выход КЗ-триггера 6 соединен через индикатор 9 с третьи^ зажимом 10 для подключения контролируемой микросхемы' 4 и с вторым выводом питания эталонной микросхемы 1. Первые входа всех элементов И 11-1-11-п соединены с вторыми входами соответствующих элементов 2—1—2—п сравнения, а выходы — через соответствующие диоды 12-1-12-п боединены с первыми входами элементов 2-1-2-п сравнения. Входной зажим 13 соединен с управляющим входом генератора 14 и с входом обнуления счетчика 15, . выхода которого соединены с адресными входами аналогового коммутатора 16, информационные входы которого подключены к логическим выводам эталонной микросхем>1 1, Выход аналогового коммутатора 16 подключен через аналоговый ключ 17 и резистор 18 к шине нулевого потенциала, а также соединен с первым входом второго КЗ-триггера 19, выход которого соединен с информационным входом регистра 20, выходы которого соединены . с вторыми входами элементов’И I 1-1-1 1-п. Выход генератора 14 импульсов соединен с управляющим входом ключа 17, со счетным входом счетчика 15, с управляющим входом регистра 20, а также через элемент 21 задержки - с вторым входом второго КЗ-триггера 19.The logical conclusions of the reference chip 1 are connected to the first inputs> and the corresponding elements 2-1-2-n comparison, connected to the second inputs! through the first clips 3-1-3-p for connecting the controlled chip 4 with the corresponding logical outputs of the controlled chip 4. The outputs of the comparison elements 2-1-2-p are connected to the corresponding inputs of the element OR 5, the output of which is connected to the first input of the short-circuit trigger 6, connected by a second input through a switch 7 'with a second terminal 8 for connecting a controlled chip 4, as well as with the first power terminal of a reference chip 1, the output of a short-circuit trigger 6 is connected through an indicator 9 to a third ^ terminal 10 for connecting it is controlled microcircuits' 4 and with the second power supply pin of the reference microcircuit 1. The first inputs of all elements 11-1-11-p are connected to the second inputs of the corresponding elements 2—1—2 — n comparison, and the outputs - through the corresponding diodes 12-1-12 - Boedinen with the first inputs of elements 2-1-2-p comparison. The input terminal 13 is connected to the control input of the generator 14 and to the reset input of the counter 15,. the outputs of which are connected to the address inputs of the analog switch 16, whose information inputs are connected to the logic pins of the reference chip> 1 1, the output of the analog switch 16 is connected via an analog switch 17 and a resistor 18 to the zero potential bus, and also connected to the first input of the second short-circuited trigger 19, the output of which is connected to the information input of the register 20, the outputs of which are connected. with the second inputs of the elements’I I 1-1-1 1-p. The output of the pulse generator 14 is connected to the control input of the key 17, with the counting input of the counter 15, to the control input of the register 20, and also through the delay element 21 to the second input of the second short-circuited trigger 19.
Известно, что при подаче на микросхему питания без подачи входных воздействий на ее выводах, являющихся входами, появляется потенциал и, промежуточный по величине между потенциалами логического нуля ио и логической единицы ϋ,. На выводах,- являющихся ее выходами, устанавливаются· потенциалы , соответствующие логическому нулю или логической единице, т.е. υθ или I) ,It is known that when power is supplied to the microcircuit without supplying input effects on its outputs, which are inputs, a potential appears and is intermediate in magnitude between the potentials of a logical zero and o and a logical unit ,. On the outputs that are its outputs, the potentials are set corresponding to a logical zero or logical unit, i.e. υ θ or I),
Устройство работает следующим образом.The device works as follows.
Устанавливается эталонная микросхема 1, идентичная контролируемой микросхеме 4. К выводам питания микросхемы 4 подключаются зажимы 8 и 10. На входной зажим 13 подается сигнал "Пуск", запускающий генератор 14 импульсов, и с выхода последнего начинает поступать пакет импульсов, длиной, равной η (η число функциональных выводов контролируемой микросхемы).The reference chip 1 is installed, identical to the controlled chip 4. The power terminals of the chip 4 are connected to the terminals 8 and 10. A start signal is sent to the input terminal 13, which triggers the pulse generator 14, and a pulse packet of η length starts to arrive from the output ( η is the number of functional outputs of the controlled microcircuit).
Кроме того, по сигналу "Пуск" счетчик устанавливается в нулевое состояние, Данная комбинация на выходах счетчика 15, является адресной для аналогового коммутатора 16, обеспечивает подключение через него первого функционального вывода микросхема Г и подключение последнего через ключ 17 (потенциал логической единицы на управляющем входе ключа 17, с выхода генератора 14, обеспечивает исходное замкнутое состояние ключа 17) и резистор 18 к шине нулевого потенциала,In addition, the signal is set to the zero state by the “Start” signal. This combination at the outputs of counter 15 is addressable for analog switch 16, provides connection through it of the first functional output of chip G and connection of the latter through switch 17 (potential of logical unit at control input key 17, from the output of the generator 14, provides the initial closed state of the key 17) and the resistor 18 to the zero potential bus,
Сопротивление резистора 18 определяется следующим образом. При подсоединении функционально го вывода микро1596291The resistance of the resistor 18 is determined as follows. When connecting the functional output micro 1596291
схекы через данный резистор к шине нулевого потенциала в случае, когда вывод является выходами, должен обеспечиваться допустыьый ток нагрузки | микросхемы, а когда вывод является входом, то потенциал на нем должен соответствовать уровню логического нуля.through a given resistor to a zero potential bus, in the case when the output is an output, the maximum load current must be provided | chips, and when the output is an input, then the potential on it must correspond to the level of logical zero.
В момент размакания ключа 17, т.е. отключения первого функционального вывода микросхемы 1 от шины нулевого потенциала (по перепаду с уровня логической единицы в логический нуль первого из импульсов е генератора 14), при условии, что даньый вывод микросхемы 1 является входом, появляется положительный перепад от потенциала логического нуля к промежуточному потенциалу и„, при этом триггер 19 из исходного нулевого состояния перебрасывается в единичное.At the moment of unlocking the key 17, i.e. disconnecting the first functional output of IC 1 from the zero potential bus (by the difference from the level of the logical unit to the logical zero of the first of the generator e pulses 14), provided that the output of IC 1 is an input, a positive differential from the potential of the zero to the intermediate potential appears and „, While the trigger 19 from the original zero state is transferred to the unit.
Если данный вывод функционально является выходом микросхемы 1, то на нем присутствует либо потенциал логического нуля и0, либо - логической единицы ϋ,, который не изменяется в момент отключения вывода микросхемы 1 от шины нулевого потенциала. Триггер 19 при этом сохраняет исходное нулевое состояние.If this pin is functionally the output of chip 1, then either the potential of logic zero and 0 is present on it, or the logical unit ϋ ,, which does not change when the output of chip 1 is disconnected from the zero potential bus. The trigger 19 while maintaining the original zero state.
Задним фронтом первого тактового импульса (перепад с уровня логического нуля в логическую единицу) проист ходит замыкание аналогового ключа 17, состояние счетчика 15 увеличивается на единицу, что обуславливает подключение через аналоговый коммутатор 16. следующего функционального вывода микросхемы 1 через резистор 18 к шине нулевого потенциала.The falling edge of the first clock pulse (differential from the logic zero level to the logical unit) causes the closure of the analog switch 17, the state of the counter 15 is increased by one, which causes the connection via the analog switch 16. of the next functional output of the chip 1 through the resistor 18 to the zero potential bus.
Кроме того, задним фронтом первогоIn addition, the back front of the first
II
тактового импульса генератора 14 осуществляется сдвиг информации (состояние триггера 19 после разм.!кания ключа 17: логическая единица - в случае если первый функциональный·вывод микросхема 1 является входом, и логический нуль - в случае выхода) на один разряд в регистр 20. Триггер 19 перекидывается в нулевое состояние задним фронтом задержанного элементом 21 задержки первого импульса генератора 14 (время задержки определяется быстродействием регистра 20),the clock pulse of the generator 14 shifts the information (state of the trigger 19 after the key 17 is inserted: logical unit - if the first functional output of IC 1 is an input, and logical zero if output) by one bit into the register 20. Trigger 19 is thrown to the zero state by the falling edge of the first pulse of the generator 14 delayed by the delay element 21 (the delay time is determined by the speed of the register 20),
Вторым из пакета импульсов генератора 14 осуществляется отключение второго функционального вывода микросхема I. от шины нулевого потенциала,The second of the pulse packet of the generator 14 is the disconnection of the second functional output of the chip I. from the tire of zero potential,
10ten
1515
2020
2525
30thirty
3535
4040
4545
5050
5555
классификация вывода на вход или выход и последующий сдвиг на разряд результата анализа в регистре 20 аналогично описанному.the classification of the output to the input or output and the subsequent shift to the discharge of the analysis result in the register 20 is similar to that described.
Таким образом, за время генерации пакета импульсов происходит автоматическая классификация выводов эталонной микросхемы 1 (а значит и контро-? лируемой микросхемы 4) на входы и выходы, результаты которой хранятся в регистре 20 (постоянно поступая с выходов регистра 20 на вторые входа элементов И 11-1-11-п соответственно),Thus, during the generation of a packet of pulses, an automatic classification of the outputs of the reference chip 1 (and therefore of the controlled chip 4) to the inputs and outputs occurs, the results of which are stored in register 20 (constantly coming from the outputs of register 20 to the second inputs of the And 11 -1-11-p, respectively),
Пусть, например, первый функциональный вывод микросхема 1 является входом, тогда логическая единица с соответствующего выхода регистра 20 поступает на второй вход элемента И 11-1. Тем самым открывается доступ логическому сигналу, действующему на первом выводе микросхема 4, через зажим 3-1, элемент И 11-1 и диод 12-1 на соответствующий вход микросхема Г.Let, for example, the first functional output of IC 1 is the input, then the logical unit from the corresponding output of the register 20 goes to the second input of the And 11-1 element. This thereby opens access to the logic signal acting on the first pin of chip 4, through clip 3-1, element 11-1 and diode 12-1 to the corresponding input of chip G.
Таким образом, входной сигнал воздействий, поступающий на вход микросхемы 4 во время тестирования, поступает также на вход микросхема 1, Установившаяся по окончанию выдачи пакета импульсов связь входов микро-;: схем 4 и 1 не нарушается в течение всего времени контроля (тестирования). На выходах элемента 2-1 сравнения сохраняется уровень логического нуля.Thus, the input signal acting on the input of the chip 4 during testing also goes to the input of the chip 1, Established at the end of the output of the pulse packet, the connection of the inputs of the micro: circuit 4 and 1 is not disturbed during the entire monitoring time (testing). At the outputs of the element 2-1 comparison preserved level of logic zero.
Пусть для определенности зажим З-η микросхемы 4 и аналогичный вывод микросхемы Г является выходом. Тогда на второй вход элемента И 1 1-п с соответствующего выхода регистра 20 поступает уровень логического нуля и элемент И 11-п и окажется закрытым. Поэтому сигналы, поступающие с выходов микросхем 1 -и 4 во время тестирования, поступят на соответствующие входы элемента 2-п сравнения, производящего операцию их сравнения. Диоды 12-1-12-п в этом случае предохраняют от воздействия сигналов с выхода эталонной микросхема 1 выходы элементов И 11-1-11-п,Suppose, for definiteness, the clip Z-η of chip 4 and the analogous output of chip G is the output. Then to the second input of the element AND 1 1-p from the corresponding output of the register 20 enters the level of logical zero and the element And 11-n and will be closed. Therefore, the signals coming from the outputs of the microcircuits 1 - and 4 during testing will go to the corresponding inputs of the 2-n comparison element, which performs the operation of comparing them. Diodes 12-1-12-p in this case protect against the influence of signals from the output of the reference chip 1 outputs of the elements 11-1-11-p,
После установления связи между соответствующими функциональными. выводами микросхем 1 и 4, однократным замаканием нормально разомкнутого переключателя 7 триггер 6 переключается з единичное состояние. Включение индикатора 9 свидетельствует о наличии питания и "земли".After establishing the connection between the corresponding functional. the outputs of the chips 1 and 4, a single closure of the normally open switch 7, the trigger 6 switches to one state. The inclusion of indicator 9 indicates the presence of power and the "earth".
. 7. 7
15962911596291
8eight
При несовпадении во время контроля сигнала на выходе микросхем! 4 с сигналом на аналогичном выходе эталонной микросхема 1, на выходе соответствую- $ щего элемента 2-1-2-п сравнения появляется сигнал логической единицы, через элемент ИЛИ 5 перебрасывающий триггер 6 в нулевое состояние, результатом чего является переход в не- ю возбужденное состояние индикатора 9, свидетельствующий о неисправности контролируемой микросхем)! 4. Возбужденное состояние индикатора 9 при отсутствии сигналов с выходов элементов 15 2-1-2-п сравнения свидетельствует об исправности контролируемой микросхемы 4»If there is a mismatch during the control of the output chip signal! 4 with a signal at a similar output of the reference chip 1, at the output of the corresponding element 2-1-2-p comparison, a signal of a logical unit appears; through the element OR 5 the flip-flop trigger 6 goes to the zero state, resulting in a transition to a non-excited LED status 9, indicating a malfunction of the controlled chip)! 4. The excited state of the indicator 9 in the absence of signals from the outputs of the elements 15 2-1-2-p comparison indicates the health of the controlled chip 4 "
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884449884A SU1596291A1 (en) | 1988-06-27 | 1988-06-27 | Apparatus for checking logic integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884449884A SU1596291A1 (en) | 1988-06-27 | 1988-06-27 | Apparatus for checking logic integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1596291A1 true SU1596291A1 (en) | 1990-09-30 |
Family
ID=21385279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884449884A SU1596291A1 (en) | 1988-06-27 | 1988-06-27 | Apparatus for checking logic integrated circuits |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1596291A1 (en) |
-
1988
- 1988-06-27 SU SU884449884A patent/SU1596291A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 483633, кл. G 01 R 31/28, 1975.Авторское свидетельство СССР№ 1112327, кл. G 01 R 31/28, 1984. I * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| EP0141681B1 (en) | Test input multiplexing circuit | |
| SE517414C2 (en) | Device for monitoring two-wire bus conductors | |
| US4791312A (en) | Programmable level shifting interface device | |
| US5452308A (en) | Method for monitoring symmetrical two-wire bus lines and two-wire bus interfaces and device for carrying out the method | |
| SU1596291A1 (en) | Apparatus for checking logic integrated circuits | |
| US4654850A (en) | Tri-state in-circuit logic comparator with automatic input/output terminal discrimination | |
| US5734662A (en) | Period generating device | |
| SU822190A1 (en) | Logic device tester output unit | |
| SU1049838A1 (en) | Device for checking integrated circuit | |
| SU1709318A1 (en) | Device for checking digital units | |
| SU1418794A1 (en) | Digital signal transceiver | |
| SU1649549A1 (en) | Test generator output block | |
| RU1788516C (en) | Output unit of digital blocks tester | |
| SU1112327A1 (en) | Logic probe | |
| SU1619276A1 (en) | Device for on-line monitoring of digital modules | |
| SU868764A1 (en) | Logic unit testing device | |
| JPS593270A (en) | Apparatus for inspecting disconnection of switching circuit | |
| SU1113756A1 (en) | Device for checking logic state of digital circuits | |
| SU1020829A1 (en) | Device for checking logic units | |
| SU1061145A1 (en) | Device for checking conditions of contacts of logic units | |
| SU1285413A1 (en) | Device for checking logic integrated circuits | |
| SU1527706A1 (en) | Single-shot vibrator | |
| SU1732301A1 (en) | Output assembly of tester | |
| SU1762281A1 (en) | Device for checking contact of digital unit |