SU1113756A1

SU1113756A1 - Device for checking logic state of digital circuits

Info

Publication number: SU1113756A1
Application number: SU823391621A
Authority: SU
Inventors: Илья Петрович Сколецкий; Александр Борисович Араратов; Альберт Абдулалиевич Магеррамов; Расим Акперович Талышский; Михаил Борисович Симкин
Original assignee: Республиканское Управление Медицинской Техники "Азермедтехника"; Центр Методологии Изобретательства
Priority date: 1982-04-23
Filing date: 1982-04-23
Publication date: 1984-09-15

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СОСТОЯНИЙ ЦИФРОВЬК СХЕМ, содержащее ограничительный резистор, элемент ИЛИ-НЕ, инвертор, щуп, клеммы дл подключени положительного и отрицательного выводов источника питани , соединенные с соответствующими выводами питани эмиттерного повторител , блока анализа, блока индикации, элемента пам ти, фopмIipoвател импульсов и дискриминатора уровней, соединенного входом с входом формировател импульсов, выход которого соединен через элемент пам ти с первым входом блока индикации, соединенного вторым входом через блок анализа с выходом дискриминатора уровней, отличающеес тем, что, с целью повьшени надежности устройства, в него введены первый и второй резисторы, первый и второй транзисторы, соединенные эмиттерами через ограничительный резистор с щупом, через эмиттерный повторитель - с входом дискриминатора уровн , базами - соответственно с клеммами дл подключени положительного и отрицательного выводов источника питани , коллекторами соответственно через первый и второй (Л резисторы - с клеммами дл подключес ни положительного и отрицательного выводов источника питани , первый вход элемента ИЛИ-НЕ соединен с коллектором первого транзистора, второй вход через инвертор - с коллектором второго транзистора,, выход - с входом элемента индикации, соединен00 ного выходом с клеммой дл подклю ел чени положительного вывода источника питани . 35A DEVICE FOR MONITORING THE LOGICAL STATES OF A DIGITAL SCHEME, containing a limiting resistor, an OR-NOT element, an inverter, a probe, terminals for connecting the positive and negative power supply terminals, connected to the corresponding power supply terminals of the emitter follower, the analysis unit, the display unit, the memory element, the fusers, the indication unit, the memory element, the fusers, the indication unit, the memory element, and the fusers, power supply unit pulses and a level discriminator connected to the input of the pulse generator, the output of which is connected through the memory element to the first input of the display unit connected to the second m input through the analysis unit with the output of the level discriminator, characterized in that, in order to increase the reliability of the device, the first and second resistors, the first and second transistors connected by emitters through the limiting resistor with a probe, are introduced into it, and the level discriminator input through the emitter follower , bases, respectively, with terminals for connecting the positive and negative terminals of the power source, collectors, respectively, through the first and second (L resistors, with terminals for connecting the power supply and negative terminals of the power source, the first input of the OR element is NOT connected to the collector of the first transistor, the second input through the inverter to the collector of the second transistor, the output to the input of the display element connected to the output terminal of the power supply . 35

Description

1 Изобретение относитс к автоматик и вычислительной технике и может най ти применение при разработке, наладке и ремонте цифровьсх измеритель11ых устройств и ЭВМ. Известно устройство дл контрол логических состо ний цифровых схем, содержащее логический блок, блок индикации, формирователь импульсов, элемент пам ти и инвертор 11. Недостатком известного устройства вл етс его недолговечность, ввиду отсутстви защиты от аномального вхо ного сигнала превышающего допустимое значение. Наиболее близким к изобретению вл етс устройство дл контрол логических состо ний цифровых схем содержащее ограничительный резис тор, элемент ИЖ-НЕ, инвертор, щуп, клеммы дл подключени положительно и отрицательного выводов источника питани , соединенные с соответствующими выводами питани эмиттерного повторител , блока анализа, блока и дикации, элемента пам ти, формировател импульсов и дискриминатора уро ней, соединенного входом с входом формировател импульсов, выход кото рого соединен через элемент пам ти с первым входом блока индикации, со диненного вторым входом через блок анализа с выходом дискриминатора уровней 23. Недостатком такого устройства вл етс низка надежность, обуслов ленна тем, что попадание на вход устройства напр жений больше допуст мых приводит к отказу его входных блоков, поскольку вход устройства в этом случае не отключаетс от кон ролируемой цифровой схемы. Цель изобретени - повьшение надежности устройства. Поставленна цель достигаетс те что в устройство дл контрол логических состо ний цифровых схем, содержащее ограничительный резистор, элемент ИЛИ-НЕ, инвертор, щуп, клем мы дл подключени положительного и отрицательного выводов источника питани , соединенные с соответствующими выводами питани эмиттерного повторител , блока анализа, блока индикации, элемента пам ти, формировател импульсов и дискриминатора уровней, соединенного входом с входом формировател импульсов, выход 62 которого соединен через элемент пам ти с первым входом блока индикации,i соединенного вторым входом через блок анализа с вькодом дискриминатора уровней, введены первый и второй резисторы, первьй и второй транзисторы , соединенные эмиттерами чераз ограничительный резистор с щупом , через эмиттерньй повторитель с входом дискриминатора уровн , базами-соответственно с клеммами дл подключени положительного и отрицательного выводов источника питани , коллекторами соответственно через первый и второй резисторы - с клеммами дл подключени положительного и отрицательного выводов источника питани , первый вход элемента ИЛИ-НЕ соединен с коллектором первого транзистора, второй вход через инвертор - с коллектором второго транзистора, выход с входом элемента индикации, соединенного выходом с клеммой дл подключе-г ни положительного вывода источника питани . На чертеже приведена блок-схема устройства. Устройство содержит дискриминатор уровней 1, блок анализа 2, формирователь импульсов 3, элемент пам ти 4. блок индикации 5, эмиттерный повторитель 6, ограничительной резистор 7, первый 8 и второй 9 транзисторы, инвертор 10, элемент ИЛИ-НЕ 11, элемент индикации 12, щуп 13, клеммы дл подключени отрицательного 14 и положительного 15 выводов источника питани , первый 16 и второй 17 резисторы . Устройство работает следующим образом. В режиме нормальной эксплуатации , когда напр жение на щупе 13 находитс в пределах 0-(+Rnum 5 транзисторы 8 и 9 заперты. Падение напр жени от нормального входного сигнала на ограничительном резисторе 7 способствует надежному запиранию транзисторов 8 и 9, так как их базовые выводы подключены к клеммам 14 и 15, имеющим соответственно потенциалы О и +Епут Входной сигнал поступает полностью на эмиттерный повторитель 6, а с его вь1хода - на вход дискриминатора уровн 1 и вход формировател импульсов 3. При контроле статических состо ний цифровых схем формирователь импульсдв 3 не вырабатьшает1 The invention relates to automation and computing and can be used in the development, commissioning and repair of digital measuring devices and computers. A device for monitoring the logic states of digital circuits, comprising a logic unit, an indication unit, a pulse shaper, a memory element and an inverter 11, is known. A disadvantage of the known device is its fragility due to the lack of protection against anomalous input signal exceeding the allowable value. Closest to the invention is a device for monitoring the logical states of digital circuits comprising a limiting resistor, an ILIHE element, an inverter, a probe, terminals for connecting the positive and negative terminals of a power source connected to the corresponding power terminals of an emitter follower, an analysis unit, a unit and dictation, memory element, pulse generator and level discriminator connected to the input of the pulse generator, the output of which is connected through the memory element to the first input of the indication, combined with the second input through the analysis unit with the output of the level discriminator 23. The disadvantage of such a device is low reliability, due to the fact that a voltage input to the device input more than permissible leads to the failure of its input blocks, because The case is not disconnected from the digital circuitry being monitored. The purpose of the invention is to increase the reliability of the device. The goal is achieved by the fact that a device for monitoring the logical states of digital circuits, containing a limiting resistor, an OR-NOT element, an inverter, a probe, and terminals for connecting the positive and negative terminals of the power supply, are connected to the corresponding power terminals of the emitter follower, the analysis unit, the display unit, the memory element, the pulse generator and the level discriminator connected by the input to the input of the pulse generator, the output 62 of which is connected through the memory element to the first input The first and second resistors, the first and second transistors connected by the emitters of different sections, the limiting resistor with a probe, are inserted through the emitter follower with the input of the level discriminator, bases, respectively, for connecting the positive and negative terminals of the power source, the collectors, respectively, through the first and second resistors - with terminals for connecting the positive and negative terminals of the source ika power, a first input of OR-NO element is connected to the collector of the first transistor, the second input through an inverter - the collector of the second transistor, the output to the input of the indicating element connected with the output terminal for audio-d subkey positive terminal of the power supply. The drawing shows a block diagram of the device. The device contains a discriminator of levels 1, analysis unit 2, pulse shaper 3, memory element 4. display unit 5, emitter follower 6, limiting resistor 7, first 8 and second 9 transistors, inverter 10, element OR NOT 11, display element 12 , probe 13, terminals for connecting the negative 14 and positive 15 terminals of the power supply, the first 16 and the second 17 resistors. The device works as follows. In normal operation, when the voltage on the probe 13 is within 0 - (+ Rnum 5 transistors 8 and 9 are locked. The voltage drop from the normal input signal on the limiting resistor 7 contributes to reliable locking of the transistors 8 and 9, as their base terminals connected to terminals 14 and 15, having the potentials O and + E, respectively. The input signal goes completely to the emitter follower 6, and from its output goes to the input of the level 1 discriminator and the input of the pulse shaper 3. When monitoring the static states of digital circuits pulse impulse 3 does not work

импульсов, и дискриминатор уровн pulses, and the level discriminator

Iсовместно с блоком анализа 2 анализируют входное напр жение и вы вл ют обрыв цепи, логический нуль, логическую единицу, выдава соответствунлцие сигналы на блок индикации 5. При контроле динамических состо ний цифровых схем входной импульс , пройд через ограничительный резистор 7 и эмиттерньш повторитель 6, формируетс в формирователе 3, запоминаетс на элементе пам ти А, при этом блок индикации 5 индицирует наличие одиночного положительного импульса, одиночного отрицательного импульса, серии положительных или отрицательных импульсов, непрерывную генерацию и т.д.In conjunction with the analysis unit 2, the input voltage is analyzed and an open circuit, logical zero, logical unit is detected, issuing corresponding signals to the display unit 5. When monitoring the dynamic states of digital circuits, the input pulse passed through the limiting resistor 7 and the emitter follower 6, formed in the imaging unit 3, is stored on the memory element A, and the display unit 5 indicates the presence of a single positive pulse, a single negative pulse, a series of positive or negative pulses in, continuous generation, etc.

В обоих указанных случа х на выходе транзистора 8 имеетс низкий потенциал, а на выходе транзистора 9 - высокий потенциал, который инвертируетс инвертором 10. Ввиду этого на обоих входах элемента ИЛИ-НЕIn both of these cases, there is a low potential at the output of the transistor 8, and a high potential at the output of the transistor 9, which is inverted by the inverter 10. Therefore, at both inputs of the OR-NO element

IIустановлены низкие уровни, а на его выходе - высокий уровень. Элемент индикации 12 не светитс , что свидетельствует о режиме нормальной эксплуатации и достоверности показаний блока индикации 5.II set low levels, and at its output - a high level. The display element 12 is not illuminated, which indicates the mode of normal operation and the reliability of the indications of the display unit 5.

При попадании на щуп 13 напр жений выше допустимых имеют место два случа . В одном из них на щуп 13 поступает положительный потенциал, величина которого вьше +Епи(ц . При этом открываетс транзистор 8, так как потенциал базы транзистора 8 ниже потенциала эмиттера. Разность потенциалов базы и эмиттера транзистора 8 не может быть выше напр жени на открытом эмиттерном переходе (например 0,7 Б у кремниевых транзисторов) Ввиду этого напр жение на входе эмиттерного повторител 6 не превышает (+ЕП |Щ-0,7)В, что надежно защищает его от выхода из стро . При открывании транзистора 8 сопротивление его промежутка эмиттер-коллектор становитс малым, вследствие чего напр жение на коллекторе равно +Еи . В результате на один из входов элемента ИЛИ-НЕ 11 поступает сигнал высокого уровн , а низкий уровеньWhen the voltage across the probe 13 is higher than the allowable two cases occur. In one of them, a positive potential is supplied to the probe 13, the magnitude of which is higher than + En (c. This opens the transistor 8, since the base potential of transistor 8 is lower than the potential of the emitter. The potential difference of the base and emitter of transistor 8 cannot be higher than the open voltage emitter junction (for example, 0.7 B for silicon transistors) In view of this, the voltage at the input of the emitter follower 6 does not exceed (+ ЕП | Щ-0,7) V, which reliably protects it from failing. When opening transistor 8, its resistance gap emitter collection op becomes small, whereby the voltage at the collector is + Eu. As a result, one element of the inputs of NOR 11 receives a high level signal and a low level

на его выходе приводит к свечению элемента индикации 12. Индикаци аварийного состо ни нар ду с индикацией логической единицы блоком индикации 5 однозначно сигнализирует о наличии и пол рности перенапр жени на щупе 13 устройства.on its output, the display element 12 lights up. The indication of the alarm condition along with the indication of the logical unit by the display unit 5 unambiguously indicates the presence and polarity of the overvoltage on the probe 13 of the device.

Во втором случае отрицательный потенциал на щупе 13 открывает транзистор 9, так как потенциал его базы становитс выше потенциала эмиттера. Однако эта разность потенциалов , как и в предьвдущем случае, не превьщ1ает, например, 0,7 В, ввиду чего напр жение на входе эм}1ттерного повторител 6 ограничигаетс на уровне - 0,7 В. При открывании транзистора 9 сопротивление его промежутка эмиттер-коллектор уменьшаетс , что приводит к по влению на входе инвертора 10 низкого уровн , а на его выходе - высокого уровн и свечению элемента индикации 12. Индикаци логического нул блоком индикации 5 и свечение элемента 12 свидетельствует об отрицательном входном напр жении на щупе 13 и его выходе за пределы допуска. Ток переходов эмиттер-база транзисторов 8 и 9 в режиме перенапр жени обоих пол рностей определ етс величиной сопротивлени ограничительного резистора 7, но не должен превышать величины допустимого тока коллектора дл выбранных транзисторов 8 и 9, посКОЛЬКУ наличие эмиттерного повторител 6 позвол ет применить ограничительный резистор 7 достаточно большой величины , использу транзисторы 8 и 9 средней мощности (допустимый ток коллектора tO,3A), можно защитить устройство от попадани на щуп 13 напр жени до нескольких сотен вольт (в том числе и переменного сетевого). Таким образом, введение элементов 8,9,12,16,17 позвол ет ограничить входной сигнал эмиттерного повторител 6 при перенапр жени х на щупе 13, а также отключать устройство по сигналу о перенапр жении, поступающему от индикатора 12, что существенно повьшает надежность устройства.In the second case, the negative potential on the probe 13 opens the transistor 9, since the potential of its base becomes higher than the potential of the emitter. However, this potential difference, as in the previous case, does not exceed, for example, 0.7 V, which is why the voltage at the input of the emulator 1 of the repeater 6 is limited to - 0.7 V. When the transistor 9 is opened, the resistance of its emitter gap the collector is reduced, which leads to the appearance of a low level at the input of the inverter 10, and a high level at its output and the luminance of the display element 12. The display of a logical zero by the display unit 5 and the luminescence of the element 12 indicates a negative input voltage on the probe 13 and its output for n Gödel tolerance. The emitter-base transition current of transistors 8 and 9 in the overvoltage mode of both polarities is determined by the value of the limiting resistor 7, but must not exceed the allowable collector current for selected transistors 8 and 9, since the presence of an emitter follower 6 allows the limiting resistor 7 to be applied large enough, using medium power transistors 8 and 9 (permissible collector current tO, 3A), you can protect the device from falling on the probe 13 of a voltage of up to several hundred volts (including le and AC power). Thus, the introduction of elements 8, 9, 12, 16, 17 allows us to limit the input signal of the emitter follower 6 during overvoltages on the probe 13, as well as disconnecting the device by an overvoltage signal from the indicator 12, which significantly increases the reliability of the device .

/J 7/ J 7

Claims

DEVICE FOR MONITORING THE LOGICAL STATUS OF DIGITAL CIRCUITS, containing a limiting resistor, an OR-HE element, an inverter, a probe, terminals for connecting the positive and negative terminals of the power source, connected to the corresponding terminals of the emitter repeater, analysis unit, display unit, memory element, pulse shaper and a discriminator of levels connected by the input to the input of the pulse shaper, the output of which is connected through a memory element to the first input of the display unit connected to the second input ohm through the analysis unit with the output of the level discriminator, characterized in that, in order to increase the reliability of the device, the first and second resistors are introduced into it, the first and second transistors connected by emitters through a limiting resistor with a probe, and through the emitter follower with the input of the level discriminator, bases - respectively with terminals for connecting the positive and negative terminals of the power supply, collectors!! g respectively through the first and second · resistors - with terminals for connecting the positive and negative -negative power supply terminals, the first input of OR-HE is connected to the collector of the first transistor, the second input through an inverter - the collector of the second transistor ,, output - to the input of the indicating element connected with the output terminal for connecting the positive power supply terminal.

11 ns

1 1 13756