KR940004424Y1 - Interface circuit between alarm terminal and central control panel - Google Patents
Interface circuit between alarm terminal and central control panel Download PDFInfo
- Publication number
- KR940004424Y1 KR940004424Y1 KR2019880010787U KR880010787U KR940004424Y1 KR 940004424 Y1 KR940004424 Y1 KR 940004424Y1 KR 2019880010787 U KR2019880010787 U KR 2019880010787U KR 880010787 U KR880010787 U KR 880010787U KR 940004424 Y1 KR940004424 Y1 KR 940004424Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- transistor
- terminal
- state
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
- G08B25/01—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems characterised by the transmission medium
- G08B25/018—Sensor coding by detecting magnitude of an electrical parameter, e.g. resistance
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B29/00—Checking or monitoring of signalling or alarm systems; Prevention or correction of operating errors, e.g. preventing unauthorised operation
- G08B29/02—Monitoring continuously signalling or alarm systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Alarm Systems (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 인터페이스 회로도.1 is a conventional interface circuit diagram.
제2도는 종래의 다른 인터페이스 회로도.2 is another conventional interface circuit diagram.
제3도는 본 고안에 따른 인터페이스 회로도.3 is an interface circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 알람 단말기 2 : 인버터1: Alarm terminal 2: Inverter
3 : 중앙제어반 4 : 전압레벨 검출회로3: central control board 4: voltage level detection circuit
5 : 2레벨 센서 6 : X-NOR 게이트5: 2 level sensor 6: X-NOR gate
7, 11 : 인버터 9 : 제너다이오드7, 11: inverter 9: zener diode
10 : 비교기 8 : 버퍼10: comparator 8: buffer
본 고안은 알람 단말과 중앙제어반 사이의 인터페이스 회로에 관한 것으로, 특히 단선 체크 기능을 가지며 방법, 방재 시스템에 적당하도록 한 인터페이스 회로에 관한 것이다.The present invention relates to an interface circuit between an alarm terminal and a central control panel, and more particularly to an interface circuit having a disconnection check function and adapted to a method and disaster prevention system.
종래의 알람 단말과 중앙제어반 사이에서 단선을 체크하는 인터페이스 회로로는 제1도에서 나타낸 바와 같이, 단선이 되면 알람신호와 동일한 신호를 발생하는 구성으로 되어 있는 회로와, 제2도와 같이, 알람 단말의 출력신호를 3레벨, 즉 정상 상태, 이상 상태 및 단선 상태의 3단계 전압레벨으로 하고 전압레벨 검출회로에서 상기 전압들을 체크하여 단선 상태와 알람 상태를 알리는 신호를 출력하는 회로가 있었다.As an interface circuit for checking disconnection between a conventional alarm terminal and a central control panel, as shown in FIG. 1, a circuit which is configured to generate the same signal as an alarm signal when disconnection occurs, and an alarm terminal as shown in FIG. There was a circuit that outputs the signal at three levels, i.e., the three-level voltage level of the normal state, the abnormal state, and the disconnection state, and outputs a signal indicating the disconnection state and the alarm state by checking the voltages in the voltage level detection circuit.
제1도에서는 단선인 경우 알람과 동일한 신호를 발생하므로, 알람 단말(1)의 출력신호는 정상 상태에서 저레벨이고 이상 상태시 고레벨로 출력된다. 이상 상태에서의 단말기(1)의 출력신호가 고레벨 신호이므로 인버터(2)의 출력은 저레벨로 되고 단선 상태에서는 인버터의 입력이 플루오팅(floating)되어 그 출력은 역시 저레벨로 된다. 따라서 중앙제어반(3)에 입력되는 신호는 알람 발생시와 단선 상태시의 신호가 모두 저레벨 신호로서 동일하므로 알람과 단선의 구별이 불가능한 문제점이 있다.In FIG. 1, since the same signal as the alarm is generated in the case of disconnection, the output signal of the alarm terminal 1 is output at a low level in a normal state and at a high level in an abnormal state. Since the output signal of the terminal 1 in the abnormal state is a high level signal, the output of the inverter 2 becomes low level, and in the disconnection state, the input of the inverter floats and its output also becomes low level. Therefore, since the signal input to the central control panel 3 is the same as the low level signal when the alarm occurs and the disconnection state, there is a problem that can not distinguish between the alarm and disconnection.
또 3레벨 센서를 사용하는 제2도에 있어서는 알람 단말의 출력전압이 정상 상태와 이상 상태 및 단선 상태의 3전압 레벨을 갖는다. 전압레벨 검출회로(4)에서는 이 출력전압에 따라 알람신호 출력단자 또는 단선 신호 출력단자에 액티브신호를 출력한다.In FIG. 2 using a three-level sensor, the output voltage of the alarm terminal has three voltage levels of a normal state, an abnormal state, and a disconnected state. The voltage level detection circuit 4 outputs an active signal to the alarm signal output terminal or the disconnection signal output terminal in accordance with this output voltage.
그러나 상기한 3레벨 센서를 사용하는 종래의 인터페이스 장치는 알람 단말의 대부분을 차지하는 2레벨 센서에서는 사용이 불가능한 문제가 있다.However, the conventional interface device using the three-level sensor has a problem that can not be used in the two-level sensor occupies most of the alarm terminal.
따라서 본 고안에서는 알람 단말의 대부분을 차지하는 2레벨 센서를 이용하여 그 출력으로부터 알람 상태, 정상 상태 및 단선 상태를 구분할 수 있는 인터페이스 회로를 제공하는데 목적이 있다.Accordingly, an object of the present invention is to provide an interface circuit that can distinguish an alarm state, a normal state, and a disconnection state from its output by using a two-level sensor that occupies most of the alarm terminals.
제3도는 본 고안에 따른 인터페이스 회로를 나타낸다.3 shows an interface circuit according to the present invention.
본 고안은 단말기와 중앙제어반 사이에서 방재, 방범 및 단선을 알려주는 단말기와 중앙제어반 간의 인터페이스 회로에 관한 것으로, 2레벨 센서(5)로부터의 출력신호를 트랜지스터(Q1)의 베이스 및 인버터(7)에 인가하고, 상기 트랜지스터(Q1)의 콜렉터신호와 상기 인버터(7)의 출력신호를 X-NOR 게이트(6)에 인가하고, 상기 X-NOR 게이트의 출력을 트랜지스터(Q2)의 베이스에 인가하고, 상기 트랜지스터(Q1)의 콜렉터신호를 또한 버퍼(8)와 제너다이오드(9)를 거쳐 상기 트랜지스터(Q2)의 베이스에 인가하는 구성으로 2레벨 센서(5)의 출력을 3레벨로 변환하는 전압레벨 변환회로(A)와, 상기 전압레벨 변환회로(A)의 출력을 입력으로 하여 그 입력을 트랜지스터(Q3)의 베이스 및 비교기(10)의 반전단자(-)에 입력하고, 트랜지스터(Q3)의 콜렉터에 포토커플러(PC1)을 접속하여 상기 포토커플러(PC1)의 트랜지스터 콜렉터신호를 인버터(11)의 입력단에 접속하고, 상기 비교기(10)의 비반전단자(+)에는 기준전압을 인가하고 그 출력측에 포토커플러(PC2)를 접속한 구성으로 정상 상태, 알람 상태 및 단선 상태를 표시하는 전압레벨 검출회로(B)로 구성된다.The present invention relates to the interface circuit between the terminal and the central control panel to inform the disaster prevention, crime prevention and disconnection between the terminal and the central control panel, the output signal from the two-level sensor (5) and the base of the transistor (Q 1 ) and the inverter (7) ), The collector signal of the transistor Q 1 and the output signal of the inverter 7 are applied to the X-NOR gate 6, and the output of the X-NOR gate is applied to the base of the transistor Q 2 . to 3 a is applied, and the output of the transistor (Q 1), the collector signal also buffer 8 of the Zener diode 9, a through said transistor (Q 2) consists of a two-level sensor (5) to be applied to the base of the A voltage level converting circuit A for converting to a level and an output of the voltage level converting circuit A are input, and the inputs are inputted to the base of the transistor Q 3 and the inverting terminal (-) of the comparator 10. And a photocoupler PC 1 to the collector of transistor Q 3 . ), The transistor collector signal of the photocoupler PC 1 is connected to the input terminal of the inverter 11, a reference voltage is applied to the non-inverting terminal (+) of the comparator 10, and a photocoupler ( PC 2 ) is connected and constitutes a voltage level detection circuit B for displaying a steady state, an alarm state and a disconnection state.
이하에서 상기와 같이 구성된 회로의 동작을 설명토록 하겠다.Hereinafter, the operation of the circuit configured as described above will be described.
2레벨 센서의 출력은 일반적으로 정상 상태에서 고레벨이고 알람 상태에서 저레벨로 출력된다.The output of the two-level sensor is typically at a high level in a normal state and at a low level in an alarm state.
정상 상태에서는 센서의 출력이 고레벨이므로 트랜지스터(Q1)와 인버터(7)의 출력은 저레벨, X-NOR 게이트(6)의 출력은 고레벨, 그리고 버퍼(8)의 출력은 저레벨로 된다. 이때 버퍼(8)와 X-NOR 게이트(6)의 출력은 개발 콜렉터형이다. 따라서 트랜지스터(Q2)의 베이스단(K)에는 제너다이오드의 정격전압이 걸리며, 에미터 출력은 제너다이오드(9)의 정격전압과 거의 같아진다(ZD의 정격전압 VZD≒½V1).In the steady state, since the output of the sensor is at a high level, the outputs of the transistors Q 1 and the inverter 7 are at a low level, the output of the X-NOR gate 6 is at a high level, and the output of the buffer 8 is at a low level. At this time, the output of the buffer 8 and the X-NOR gate 6 is a development collector type. Therefore, the base end K of the transistor Q 2 is subjected to the rated voltage of the zener diode, and the emitter output is almost equal to the rated voltage of the zener diode 9 (rated voltage V ZD ≒ ½V 1 of ZD ).
알람 상태에서는 입력이 저레벨이므로 트랜지스터(Q1)와 인버터(7)의 출력은 고레벨로 되고, X-NOR 게이트(6)의 출력이 개방 콜렉터형이므로 그 출력은 플로우팅 상태가 되며, 버퍼(8)의 출력은 고레벨로 된다. 따라서 트랜지스터(Q2)는 저항(R5)에 의해 턴온되어 에미터 출력은 거의 콜렉터 인가전압(V1)과 같아진다.In the alarm state, since the input is low level, the outputs of the transistor Q 1 and the inverter 7 are at high level, and since the output of the X-NOR gate 6 is an open collector type, the output is floating, and the buffer 8 ) Output is high level. Transistor Q 2 is thus turned on by resistor R 5 so that the emitter output is approximately equal to the collector applied voltage V 1 .
단선 상태에서는 입력 플루오팅 상태이므로 저항(R1)의 저항값이 충분히 크다면(약 10KΩ 이상), 인버터(7)의 출력은 저레벨, 트랜지스터(Q1)의 출력은 고레벨이 된다. 따라서 X-NOR 게이트(6)의 출력은 저레벨, 버퍼(8)의 출력도 역시 저레벨로 된다. 이때 트랜지스터(Q2)는 차단 상태가 되므로 출력은 플로우팅 상태로 된다.In the disconnection state, since the input fluorination state is sufficient, the resistance value of the resistor R 1 is sufficiently large (about 10 K? Or more), and the output of the inverter 7 becomes low level, and the output of the transistor Q 1 becomes high level. Therefore, the output of the X-NOR gate 6 becomes low level, and the output of the buffer 8 also becomes low level. At this time, since the transistor Q 2 is in a blocking state, the output is in a floating state.
이상 설명한 바와 같이 본 고안의 레벨 변환회로(A)에서는 2레벨 센서의 출력을 이용하여 3레벨의 출력 즉, 정상 상태에서 ½V1, 알람 상태에서 V1, 그리고 단선 상태에서는 플로우팅 상태인 3레벨의 전압을 출력한다.As described above, in the level conversion circuit A of the present invention, the output of the two-level sensor is used to output three levels, that is, ½V 1 in a normal state, V 1 in an alarm state, and a three-level floating state in a disconnection state. Output the voltage of.
상기 출력된 전압레벨 신호는 역시 본 고안에 따라 구성된 전압레벨 검출회로(B)에 입력된다.The output voltage level signal is also input to a voltage level detection circuit B constructed in accordance with the present invention.
먼저, 3레벨의 전압레벨 신호중 알람 상태를 표시하는 경우에는 전압레벨 검출회로(B)에 V1의 레벨신호가 입력되고, 이 신호는 트랜지스터(Q3)의 베이스에 이가되어 트랜지스터(Q3)를 턴온시키고 비교기(10)의 반전단자(-)에 인가되어, 예를 들면 ⅔V1으로 기준전압이 정해진 비반전단자(+)의 신호와 비교된다. 따라서 트랜지스터(Q3)의 콜렉터에 연결된 포토커플러(PC1)를 동작시켜 그 출력단(O1)에 고레벨 신호를 출력시키고, 비교기(10)의 출력이 저레벨로 되므로 비교기(10)의 출력단에 연결된 포토커플러(PC2)가 동작하여 그 출력단(O2)에는 저레벨을 출력시킨다. 따라서 출력단(O1)는 고레벨, 출력단(O2)는 저레벨이 됨으로써 알람 상태를 표시한다.First, the case of displaying the voltage level sinhojung alarm state of the third level, the level signal of V 1 to a voltage level detection circuit (B) is input, the signal is tooth to the base of the transistor (Q 3) transistor (Q 3) Is turned on and applied to the inverting terminal (-) of the comparator 10 so as to be compared with the signal of the non-inverting terminal (+) having a reference voltage set to, for example, VV 1 . Accordingly, the photocoupler PC 1 connected to the collector of the transistor Q 3 is operated to output a high level signal to the output terminal O 1 , and the output of the comparator 10 becomes a low level, so that it is connected to the output terminal of the comparator 10. The photo coupler PC 2 is operated to output a low level to the output terminal O 2 . Therefore, the output stage O 1 becomes high level and the output stage O 2 becomes low level, thereby indicating an alarm state.
다음에, 정상 상태인 경우로, 전압레벨 검출회로(B)에 ½V1의 레벨신호가 입력되면, 비교기(10)의 출력이 고레벨로 변하고 트랜지스터(Q3)는 온상태를 유지하므로 포토커플러(PC1)는 온, 포토커플러(PC2)는 오프상태로 된다. 따라서 두 출력단(O1, O2)의 출력신호는 고레벨로 되어 정상 상태임을 표시한다.Next, in the normal state, when the ½V 1 level signal is input to the voltage level detection circuit B, the output of the comparator 10 changes to a high level and the transistor Q 3 remains on, so that the photocoupler ( PC 1 ) is on, and photocoupler PC 2 is off. Therefore, the output signal of the two output stages (O 1 , O 2 ) is a high level to indicate that the state is normal.
다음에는 단선 상태인 경우로서, 플로우팅 상태의 입력전압이 들어 오면, 트랜지스터(Q3)가 오프되므로 트랜지스터(Q3)의 콜렉터측에 연결된 포토커플러(PC1)의 다이오드에 전류가 흐르지 않게 되고, 인버터(11)를 거쳐 출력된 광 트랜지스터의 콜렉터 출력은 저레벨로 되어 단선 상태임을 알려준다.Next, in the case of the disconnection state, when the input voltage of the floating state is input, the transistor Q 3 is turned off, so that no current flows in the diode of the photocoupler PC 1 connected to the collector side of the transistor Q 3 . , The collector output of the phototransistor output through the inverter 11 is low level, indicating that the circuit is disconnected.
상기 설명한 바와 같이 본 고안에 의하면 2레벨 센서를 이용하여 3레벨 전압을 발생시키고, 여기에서 발생된 3레벨 전압을 검출하여 알람 상태와 단선 상태 및 정상 상태를 표시시킬 수 있다. 따라서 2레벨 센서를 이용하여 단말기의 상태를 효과적으로 중앙제어반에 출력시킬 수 있는 작용 효과가 있다.As described above, according to the present invention, a three-level voltage is generated using a two-level sensor, and the three-level voltage generated therein may be detected to display an alarm state, a disconnected state, and a normal state. Therefore, there is an effect that can effectively output the state of the terminal to the central control panel using a two-level sensor.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880010787U KR940004424Y1 (en) | 1988-07-01 | 1988-07-01 | Interface circuit between alarm terminal and central control panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880010787U KR940004424Y1 (en) | 1988-07-01 | 1988-07-01 | Interface circuit between alarm terminal and central control panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900003513U KR900003513U (en) | 1990-02-07 |
KR940004424Y1 true KR940004424Y1 (en) | 1994-06-30 |
Family
ID=19277088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880010787U KR940004424Y1 (en) | 1988-07-01 | 1988-07-01 | Interface circuit between alarm terminal and central control panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940004424Y1 (en) |
-
1988
- 1988-07-01 KR KR2019880010787U patent/KR940004424Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900003513U (en) | 1990-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004163315A (en) | Voltage detecting circuit | |
KR940004424Y1 (en) | Interface circuit between alarm terminal and central control panel | |
US5371498A (en) | Circuit for recognizing key inputs | |
JPH05315931A (en) | Level shifting circuit | |
KR880013296A (en) | Inverter Error Detection Device | |
JP3166385B2 (en) | Detection switch | |
JPS6319097A (en) | Line abnormality monitor | |
US5396112A (en) | Darlington circuit having means for detecting a line interruption in its load circuit | |
JPH0142054Y2 (en) | ||
JPS63101770A (en) | Non-load detection circuit of semiconductive power circuit | |
KR920006209Y1 (en) | Telephone lines sensing circuit | |
JPH0682510A (en) | Disconnection detector for variable resistor | |
SU1113756A1 (en) | Device for checking logic state of digital circuits | |
KR0119736Y1 (en) | Source voltage selecting circuit | |
KR0118639Y1 (en) | Digital input detector with self diagnostic function | |
JPH0226066Y2 (en) | ||
KR830000025Y1 (en) | No-voltage detector | |
KR960010036Y1 (en) | Error detection circuit of elevator | |
SU1187107A1 (en) | Apparatus for checking two-wire communication lines | |
KR970024426A (en) | Voltage control method | |
JP2005300284A (en) | Supply voltage drop detection circuit of analog input circuit | |
SU1108418A2 (en) | Device for protecting voltage stabilizer | |
KR20010002826A (en) | Circuit for discriminating arm short | |
KR940000736Y1 (en) | Auto-power on circuit in an image monitor | |
JPS60187134A (en) | Keyboard device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |