SU1596270A2 - Statistic analyzer of finite difference of signal phase - Google Patents
Statistic analyzer of finite difference of signal phase Download PDFInfo
- Publication number
- SU1596270A2 SU1596270A2 SU884458715A SU4458715A SU1596270A2 SU 1596270 A2 SU1596270 A2 SU 1596270A2 SU 884458715 A SU884458715 A SU 884458715A SU 4458715 A SU4458715 A SU 4458715A SU 1596270 A2 SU1596270 A2 SU 1596270A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- controlled
- signal
- phase
- measurement
- input
- Prior art date
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Measuring Phase Differences (AREA)
Abstract
Изобретение относитс к радиоизмерительной технике и может быть использовано дл определени статистических характеристик фазы сигнала. Цель изобретени - повышение точности измерени оценок характеристической функции конечной разности первого пор дка фазы сигнала при изменении частоты ω исследуемого сигнала. Цель достигаетс путем компенсации фазового сдвига V .ΩΤ как при посто нной частоте, так и при изменении частоты исследуемого сигнала, где V - вещественный парметр характеристической функцииThe invention relates to a radio measuring technique and can be used to determine the statistical characteristics of a signal phase. The purpose of the invention is to improve the measurement accuracy of the estimates of the characteristic function of the finite difference of the first order of the signal phase with a change in the frequency ω of the signal under study. The goal is achieved by compensating for the phase shift V .ΩΤ at both a constant frequency and a change in the frequency of the signal under study, where V is the real parameter of the characteristic function
Τ - врем задержки при формировании конечной разности первого пор дка. Компенсаци позвол ет повысить точность измерени оценок характеристической функции конечной разности первого пор дка фазы сигнала. В статистическом анализаторе конечной разности первого пор дка фазы сигнала в подготовительном цикле по полученному соотношению, справедливому дл симметричных законов распределени , что присуще конечной разности, определ етс фазовый сдвиг V .Ω .Τ и посредством управл емого фазовращател на входе анализатора компенсируетс . 2 ил.Τ is the delay time when forming the finite difference of the first order. Compensation improves the accuracy of measurement of the estimates of the characteristic function of the finite difference of the first order of the signal phase. In the statistical analyzer of the finite difference of the first order of the phase of the signal in the preparatory cycle, the phase shift V. Ω .Τ is determined by the obtained distribution, which is inherent to the finite difference, and compensated by means of a controlled phase shifter at the analyzer input. 2 Il.
Description
Изобретение относитс к радиоизмерительной технике и может быть использовано дл измерени статистических характеристик случайной фазы сигнала и вл етс усовершенствованием статистического анализатора конечной разности фазы сигнала.The invention relates to a radio metering technique and can be used to measure the statistical characteristics of a random signal phase and is an improvement to a statistical analyzer of a finite difference in signal phase.
Цель изобретени - повышение, точ-. ности измерени оценок характеристической функции конечной разности первого пор дка фазы сигнала при изменении частоты исследуемого сигнала.The purpose of the invention is to increase, exactly. measurement of the estimates of the characteristic function of the finite difference of the first order of the signal phase with a change in the frequency of the signal under study.
На фиг.1 приведена структурна схема статистического анализатора конечной разности первого пор дка фазй сигнала; на фиг 2 - временные диаграммы работы статистического анализатора .Fig. 1 shows a structural diagram of a statistical analyzer of a finite difference of the first order of phases of a signal; Fig 2 - timing charts of the statistical analyzer.
Статистический анализатор конечной разности первого пор дка фазы сигнала содержит управл емый фазовращатель 1, формирователь 2 опорного колебани , аналоговый запоминающий блок 3, первый узел 4 выборки и хранени (УВХ), второй узел 5 выборки и хранени , первый аналого-цифровой преобразователь (АЦП) 6, второй аналого-цифровой преобразователь 7, первый накапливающий сумматор 8, второй накапливающий сумматор 9, первый отсчетный блок 10, второй отсчетный блок 11, формирователь 12 стробирующих импульсов, посто нный запоминающий блок 13, цифроаналоговый преобразователь (ЦАП 1 управл емый делитель 15 напр жени , управл емый генератор 16 тактовых импульсов. Входом статистического анализатора конечной разности первого пор дка фазы сигнала служат объединенные вхо ды управл емого фазовращател 1 и формировател 2 опорного колебани Выход управл емого фазовращател I присоединен ко входу аналогового запоминающего блока 3, выход которого подключен к объединенным входам первого и второго каналов преобразовате л , в каждом из которых последовател но соединены соответственно первый и второй узлы выборки и хранени 4 и 5, первый и второй аналого-цифровые преобразователи 6 и 7, первый и второй накапливающие сумматоры 8 . и 9, первый и второй отсчетные блоки 10 и Не Объединенные входы стробировани узла выборки и хранени и аналого-цифрового преобразовател первого и второго каналов преобразов ни подключены соответственно к первому и второму выходу формировател 12 стробирующих импульсов, сигнальны вход которого присоединен к выходу формировател 2 опорного колебани о Выходы накапливающих сумматоров 8 и подключены к раздельным входам посто ного запоьмнающего блока 13, выход которого присоединен к последователь но включенным цифроанаговому преобразователю 14 и управл емому делителю 15 напр жени , выход которого вл етс входом управлени управл емого фазовращател 1. Объединенные входы стробировани накапливающих сумматоров 8 и 9 и тактовые входы посто нно запоминающего блока 13, цифроаналого вого преобразовател 1А и управл емо го делител 15 напр жени подключены к цепи Врем измерени . Первый и второй выходы управл емого генератора 16 тактовых импульсов присоединен соответственно к первому и второму тактовым входам аналогового запомина щего блока 3, у которого первый тактовый вход объединен с тактовым вход формировател 2 опорного колебани . Вход управлени управл емого делител 15 напр жени , управл ющий вход формировател 12 стробирующих импульсов и вход управл емого генератора 16 тактовых импульсов объединены и образуют .управл ющий вход статистического анализатора В исходном состо нии отсчетные блоки 10 и II, накапливающие сумматоры 8 и 9, ЦАП 14 обнулены, в первый регистр ЦАП управл емого делител 15 напр жени записан код, соответствующий первому значению v, а второй регистр этого ЦАП обнулен При этом напр жение на выходе управл емого делител 15 напр жени равно нулю и фазовый сдвиг, вносимый управл емым фазовращателем 1, ранен нулю. Статистический анализатор конечной разности фазы сигнала работает следующим образоМо На вход анализатора поступает исследуемый сигнал (фиго2а); V(t)lJ. sin(a)t+(t(t)). Цикл измерени начинаетс с по влени переднего фронта импульса в цепи Врем измерени . Вещественный параметр характеристической функции v задаетс с помощью аналогового запоминающего блока 3 и управл емого генератора 16 тактовых импульсов Дискретные значени иccJleдyeмoгo сигнала записываютс в аналоговый запоминающий блок 3 в течение периода входного сигнала с частотой f, задаваемой управл емым генератором 16 тактовых импульсов, а затем считываетс с частотой V f, задаваемой тем же генератором тактовых импульсово Таким образом, на выходе аналогового запоминающего блока 3 получаютс отрезки исследуемого сигнала с умноженной в V раз частотой и фазой (фиго2в). ЛЗУ (t)(t)j и длительностью, равной периоду входного сигнала, деленному на v. Формирователь 2 опорного колебани представл ет из себ аналоговую линию задержки , котора , задержива исследуемый сигнал на врем v, формирует опорное колебание Формирователь 12 стробирующих импульсов формирует из опорного колебани две сдвинутые на четверть периода последовательности стробирующих импульсов, частота следовани которых равна частоте сигнала на выходе аналогового запоминающего блока Зо Начало этих стробирующих импульсов задержано на врем { относи5 1The statistical analyzer of the finite difference of the first order of the phase of the signal contains a controlled phase shifter 1, a reference oscillator 2, an analog storage unit 3, the first sampling and storage unit 4 (VHR), the second sampling and storage unit 5, the first analog-to-digital converter (ADC) 6, the second analog-to-digital converter 7, the first accumulating adder 8, the second accumulating adder 9, the first reading unit 10, the second reading unit 11, a gate generator 12, a persistent storage unit 13, digital-analogue converter (DAC 1 controlled voltage divider 15, controlled clock generator 16. The input of the statistical analyzer of the finite difference of the first order of the signal phase is the combined inputs of the controlled phase shifter 1 and the former 2 of the reference oscillator Output of the controlled phase shifter I is connected to the input analog storage unit 3, the output of which is connected to the combined inputs of the first and second channels of the converter, in each of which the first and second swarm nodes sample and store 4 and 5, the first and second analog-to-digital converters 6 and 7, the first and second accumulating adders 8. and 9, the first and second reading units 10 and He. The combined gating inputs of the sample and storage unit and the analog-digital converter of the first and second channels are respectively connected to the first and second gates of the gating pulse generator 12, the signal inputs of which are connected to the output of the shaper 2 of the reference fluctuations are the outputs of accumulating adders 8 and are connected to separate inputs of a permanent fuse block 13, the output of which is connected to a series-connected digital-to-transform the body 14 and the controlled voltage divider 15, the output of which is the control input of the controlled phase shifter 1. Combined gating inputs of accumulating adders 8 and 9 and clock inputs of the persistent storage unit 13, digital-to-analog converter 1A and controllable voltage divider 15 connected to the measuring time circuit. The first and second outputs of the controlled oscillator 16 clock pulses are connected respectively to the first and second clock inputs of the analog storage unit 3, in which the first clock input is combined with the clock input of the driver 2 of the reference oscillation. The control input of the controlled voltage divider 15, the control input of the gate generator 12 strobe pulses and the input of the controlled generator of 16 clock pulses are combined and form the control input of the statistical analyzer In the initial state, the reading blocks 10 and II accumulating accumulators 8 and 9, DAC 14 cleared, the code corresponding to the first value of v is written to the first register of the voltage-controlled divider 15 voltage, and the second register of this digital-to-analog converter is zero. The voltage at the output of the controlled voltage divider 15 is zero and fa The base shift introduced by the controlled phase shifter 1 is wounded to zero. The statistical analyzer of the final difference of the phase of the signal works as follows: The signal under investigation is fed to the analyzer input (Fig.2a); V (t) lJ. sin (a) t + (t (t)). The measurement cycle begins with the appearance of the leading edge of the pulse in the measurement time circuit. The real parameter of the characteristic function v is set using an analog storage unit 3 and a controlled oscillator of 16 clock pulses. The discrete values of the JJ sensor signal are written to the analog storage unit 3 during the period of the input signal with a frequency f set by the controlled oscillator 16 clock pulses, and then read from frequency V f set by the same clock pulse generator. Thus, at the output of the analog storage unit 3, the segments of the signal under study are multiplied v times the frequency and phase (figo). LZU (t) (t) j and a duration equal to the period of the input signal divided by v. The reference oscillator 2 is an analog delay line which, by delaying the signal under study for time v, generates a reference oscillation. The gate sampler 12 generates two quarter-shifted sequences of strobe pulses from the reference oscillation, the frequency of which is equal to the signal frequency at the analog output. memory block Zo The beginning of these gating pulses is delayed by time {relative5 1
тельно момента перехода исследуемого сигнала через нуль из области отрицательных значений в область положительных значений (фиго2г,д),for the moment when the signal under study passes through zero from the region of negative values to the region of positive values (Fig.2d, d),
УВХ 4 интегрирует поступающий на чего сигнальный вход исследуемый сигнал с умноженными в v раз частотой и фазой за врем действи строб-импульса на его входе стробировани , В результате интегрировани на выходе УВХ 4 получаем сигнал:The VHR 4 integrates the signal under investigation into the signal input with a frequency and phase multiplied by v times during the time of the strobe pulse at its gating input. As a result of the integration, at the output of the VHR 4 the signal is received:
U sin vwt+vcf;(t) j . dt - cos vcd;f+V(,)(t,-)J-cos va)t| + +vaj +V4(t,+ 2). Так как стррбируюпд е импульсы на входе стробировани УВХ 5 сдвинуты относительно стробирующих импульсов УВХ 4 на четверть периода, то на вьшоде УВХ 5 получаем сигнал ti+3r/fv v/exf и sin vwt+v y(t)dt Напр жени с выходов узлов 4 и 5 выборки и хранени поступают на входы АЦП 6 и 7v При этом запуск АЦП 6 и 7 производитс по окончании действи стробирующего импульса, Тов, к моменту окончани интегрировани в УВХ 4 и 5о После завершени аналого-цифрового преобразовани на выход Конец преобразовани АЦП формирует с импульс, который, поступа на вхо синхронизации соответствующего накап ливающего сумматора, суммирует код, сформированный на выходе АЦП, с кодом , записанным к насто щему моменту времени в накапливающем сумматоре о Первый цикл работы анализатора закан чиваетс по заднему фронту первого импульса на входе Врем измерени . Таким образом, если за врем измерени будет реализовано 2N периодов входного сигнала, в накапливающих сумматорах будут получены цифровые коды чисел: А (v) 7i Z-cosrvgi(t)+vtJtJ. N i4) )- : Z-sin v f(t)+Vl;it, . где X.Xv), B(v) - оценки действитель ной и мнимой частей характеристической функции случайного процесса ц, cf(t)+wr. Если считать, что A(v),U sin vwt + vcf; (t) j. dt - cos vcd; f + V (,) (t, -) J-cos va) t | + + vaj + V4 (t, + 2). Since the pulse at the gate of the VHF 5 is shifted relative to the gate of the VHR 4 by a quarter of the period, then at the output of the VH5 5 we get a signal ti + 3r / fv v / exf and sin vwt + vy (t) dt and 5 samples and storage are fed to the ADC 6 and 7v inputs. At the same time, the ADC 6 and 7 start at the end of the gating pulse, Tov, by the time integration is completed in the UHF 4 and 5 °. After the analog-digital conversion to the output is completed. impulse corresponding to the accumulating adder, summarizes the code generated at the output of the ADC with the code recorded to date in the accumulating adder. The first analyzer operation cycle ends on the trailing edge of the first pulse at the input of the Measurement Time. Thus, if during the measurement time 2N periods of the input signal are realized, digital codes of numbers will be obtained in accumulating adders: A (v) 7i Z-cosrvgi (t) + vtJtJ. N i4)) -: Z-sin v f (t) + Vl; it,. where X.Xv), B (v) are the estimates of the real and imaginary parts of the characteristic function of the random process η, cf (t) + wr. If we assume that A (v),
962706962706
B(v) - оценки действительной и мнимой частей характеристической функции случайного процесса tfCt), то дл симметричных законов распределени с нулевым средним значением B(v)0, каким вл етс случай процесса Ц -(f(t)-«-u;C, можно записать характе . ристическую функциюB (v) are estimates of the real and imaginary parts of the characteristic function of the random process tfCt), then for symmetric distribution laws with zero mean value B (v) 0, which is the case of the process C - (f (t) - - - u; C , you can write characteristic function
10ten
0(v)X(v)+jB(v)$(v).exp(jvw) 0 (v) X (v) + jB (v) $ (v) .exp (jvw)
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884458715A SU1596270A2 (en) | 1988-07-11 | 1988-07-11 | Statistic analyzer of finite difference of signal phase |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884458715A SU1596270A2 (en) | 1988-07-11 | 1988-07-11 | Statistic analyzer of finite difference of signal phase |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1422182 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1596270A2 true SU1596270A2 (en) | 1990-09-30 |
Family
ID=21388964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884458715A SU1596270A2 (en) | 1988-07-11 | 1988-07-11 | Statistic analyzer of finite difference of signal phase |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1596270A2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498998B1 (en) * | 1999-06-09 | 2002-12-24 | Advantest Corporation | Method and apparatus for testing a semiconductor device |
-
1988
- 1988-07-11 SU SU884458715A patent/SU1596270A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1422182, кл. G 01 R 25/00, 1987. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498998B1 (en) * | 1999-06-09 | 2002-12-24 | Advantest Corporation | Method and apparatus for testing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5578917A (en) | Repetitive digital sampling circuit using two delay lines for improved time accuracy | |
US4637733A (en) | High-resolution electronic chronometry system | |
US5159337A (en) | Self-aligning sampling system and logic analyzer comprising a number of such sampling systems | |
SU1596270A2 (en) | Statistic analyzer of finite difference of signal phase | |
US4733167A (en) | Measurement circuit for digital to analog converter | |
SU1584082A1 (en) | Analog-digital phase shifter | |
SU1538143A2 (en) | Statistic analyzer of final difference of signal phase | |
SU1081558A1 (en) | Signal phase fluctuation meter | |
SU1404912A1 (en) | Device for measuring the time of spin-spin relaxation | |
SU1405111A1 (en) | Method and device for conversion of short pulses of known shape to number | |
SU1221749A1 (en) | Device for measuring dynamic error of analog-to-digital converter | |
SU1596462A1 (en) | Method of frequency-code conversion | |
SU1226341A1 (en) | Apparatus for metering phase shifts | |
SU1141421A1 (en) | Device for determining effective value of signal | |
SU1553919A1 (en) | Statistical analyzer of final difference of signal phase | |
SU1674097A1 (en) | D-a generator with variable signal spectrum | |
RU1785009C (en) | Functional converter | |
SU834593A2 (en) | Phase shift meter | |
SU1404973A1 (en) | Mean-value digital phase meter | |
SU892331A2 (en) | Device for analogue determination of finite signal spectrum orthogonal component | |
SU1048420A1 (en) | Digital panoramic frequency meter | |
SU1108463A1 (en) | Device for determining mutual correlation function | |
JPS5635532A (en) | A/d converter | |
SU1022071A1 (en) | Load analyzer | |
SU1278717A1 (en) | Digital velocity meter |