SU1594534A1 - Устройство дл последовательного выделени нулей из двоичного кода - Google Patents
Устройство дл последовательного выделени нулей из двоичного кода Download PDFInfo
- Publication number
- SU1594534A1 SU1594534A1 SU884425956A SU4425956A SU1594534A1 SU 1594534 A1 SU1594534 A1 SU 1594534A1 SU 884425956 A SU884425956 A SU 884425956A SU 4425956 A SU4425956 A SU 4425956A SU 1594534 A1 SU1594534 A1 SU 1594534A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- output
- inputs
- elements
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам дл последовательного выделени нулей из двоичного кода, и может быть использовано в запоминающих устройствах с ассоциативной выборкой. Цель изобретени - сокращение оборудовани . Устройство содержит триггеры 3 группы, элемент И 4, элементы И 5,6 группы. В устройстве под действием тактовых импульсов последовательно по вл ютс импульсы на тех выходах 7, которые соответствуют позици м нулей в двоичном коде. Сигнал с выхода элемента И 4 инициирует окончание процесса выделени нулей из двоичного кода. 1 ил.
Description
Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для последовательного выделения нулей из двоичного кода, и может быть использовано в запоминающих устройствах с ассоциативной выборкой. Цель изобретения — сокращение оборудования. Устройство содержит триггеры 3 группы, элемент И 4, элементы И 5, 6 группы.
В устройстве под действием тактовых импульсов последовательно появляются импульсы на тех выходах 7, которые соответствуют позициям нулей в двоичном коде. Сигнал с выхода элемента И 4 инициирует окончание процесса выделения нулей из двоичного кода. 1 ил.
г,
3 и ,,1594534
8
3
1594534
4
Изобретение относится к автоматике и вычислительной технике, а точнее к устройствам для последовательного выделения нулей из двоичного кода, и может быть использовано в запоминающих устройствах с ассоциативной выборкой.
Целью изобретения является сокращение оборудования устройства.
На чертеже представлена структурная схема устройства.
Устройство содержит информационные входы 1 устройства, подгруппы 2 информационных входов 1, триггеры 3, элемент И 4, элементы И 5 группы, элементы И 6 группы, информационные выходы 7 устройства, вход 8 сброса устройства, сигнальный выход 9 устройства, тактовый вход 10 устройства.
Устройство работает следующим образом.
Импульсным сигналом с входа 8 устройства все триггеры 3 устанавливаются в нулевое состояние. Устройство готово к работе. На информационные входы 1 устройства подается двоичный код. Каждый разряд двоичного кода поступает на вход установки одноименного триггера 3. Если разряд двоичного кода имеет единичное значение, то одноименный ему триггер 3 устанавливается в единичное состояние. Элементы И 5 группы и элементы И 6 группы после подачи первого тактового импульса по входу 10 устройства формируют импульсный сигнал на одном из выходов 7 устройства, одноименный разряду двоичного кода, в котором записан первый нуль. Пусть первый нуль стоит в К-м разряде. Тогда все элементы И б с номерами, меньшими К, заперты нулями с инверсных выходов одноименных им триггеров 3, а все элементы И 6 с номерами, большими К, заперты нулем с прямого выхода К-го триггера 3 (непосредственно или через соответствующий элемент И 5). Таким образом, открытым будет только К-й элемент И 6. Поэтому первый тактовый импульс с входа 10 устройства поступает на К-й выход 7 устройства. По заднему фронту тактового импульса на К-м выходе 7 устройства сформируется отрицательный перепад напряжения, который воздействует на вход синхронизации К-го триггера 3 и устанавливает этот триггер в единичное состояние.
Под действием следующего тактового импульса с входа 10 устройства аналогичным образом происходит выделение следующего по порядку нуля и т. д.
Таким образом, под действием тактовых импульсов последовательно появляются импульсы на тех выходах 7 устройства, которые соответствуют позициям нулей в двоичном коде. Сигнал с выхода элемента И 4 (выхода 9 устройства) инициирует окончание процесса выделения нулей из двоичного кода.
Предложенное устройство может быть использовано и для последовательного выделения единиц из двоичного кода, для чего достаточно на входы 1 устройства подать инверсное значение двоичного кода.
Claims (1)
- Формула изобретенияУстройство для последовательного выделения нулей из двоичного кода, содержащее группу из η триггеров (п — разрядность входного кода) и первую группу из η элементов И, причем вход сброса устройства соединен с входами сброса триггеров группы, отличающееся тем, что, с целью сокращения оборудования, устройство содержит элемент И и вторую группу из К—1 элементов И, причем информационные входы устройства и триггеры группы с первого по (п—1)-й разбиты на К подгрупп, где К — целая часть числа (д/2п—1,75—0,5), что ί-я подгруппа информационных входов (ί=1, 2, ..., К)включает гп,· входов, где гп,= [К—ί+ΐφ+η(ί—Р)], Р=[0,5К(К+3)-п+1), аη (ί—Р) обозначает единичную функцию, равную 1, при ί—Р>О и равную 0 при ί—Ρ; ίφΟ; каждый информационный вход устройства соединен с единичным входом одноименного триггера группы, инверсный выход каждого триггера группы соединен с первым входом одноименного элемента И первой группы, тактовый вход устройства соединен с вторыми входами всех элементов И первой группы, прямой выход каждого триггера группы соединен с одноименным, входом элемента И, выход которого является сигнальным выходом устройства, прямой выход каждого триггера от К,-го до (К/+ГП/—1)-го группы в каждой фй подгруппе триггеров группы, где )=1,2,...., К-1, а К]=(К + Е5-0,5Ц) — К4- 0 — 1—Ρ) · η 0 — 1—Ρ), соединен с соответствующими входами всех элементов И первой группы с последующими номерами до (К/+т,-—1)-го включительно и с соответствующим входом ί-го элемента И второй группы, выход которого соединен с соответствующими входами (К/+гп/)-го и всех последующих элементов И первой группы, прямой выход каждого триггера К-й подгруппы триггеров группы соединен с соответствующими входами всех элементов И первой группы с последующими номерами, выход каждого элемента И первой группы является одноименным информационным выходом устройства и соединен с бходом синхронизации одноименного триггера группы, информационные входы триггеров группы соединены с входом логической единицы устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884425956A SU1594534A1 (ru) | 1988-05-16 | 1988-05-16 | Устройство дл последовательного выделени нулей из двоичного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884425956A SU1594534A1 (ru) | 1988-05-16 | 1988-05-16 | Устройство дл последовательного выделени нулей из двоичного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1594534A1 true SU1594534A1 (ru) | 1990-09-23 |
Family
ID=21375234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884425956A SU1594534A1 (ru) | 1988-05-16 | 1988-05-16 | Устройство дл последовательного выделени нулей из двоичного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1594534A1 (ru) |
-
1988
- 1988-05-16 SU SU884425956A patent/SU1594534A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1037245, кл. G 06 F 7/06, 1983. Авторское свидетельство СССР ,№ 1290323, кл. G 06 F 9/46, 198V. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2735082A (en) | Goldberg ett al | |
US3946379A (en) | Serial to parallel converter for data transmission | |
US4404677A (en) | Detecting redundant digital codewords using a variable criterion | |
SU1594534A1 (ru) | Устройство дл последовательного выделени нулей из двоичного кода | |
US2881412A (en) | Shift registers | |
US4387341A (en) | Multi-purpose retimer driver | |
SU911535A1 (ru) | Устройство дл перебора соединений | |
SU1538255A1 (ru) | Преобразователь пр мого последовательного кода в дополнительный | |
SU799148A1 (ru) | Счетчик с последовательным переносом | |
RU2022353C1 (ru) | Устройство для определения дополнения множества | |
SU641659A1 (ru) | Цифро-аналоговый коррел ционный приемник | |
SU1405110A1 (ru) | Реверсивный счетчик импульсов | |
SU1401589A1 (ru) | Преобразователь код-временной интервал | |
SU1413622A1 (ru) | Устройство дл сортировки чисел | |
RU1795540C (ru) | Устройство дл формировани последовательности команд | |
US2924816A (en) | Electronic counter | |
SU809160A1 (ru) | Устройство дл преобразовани после-дОВАТЕльНОгО КОдА B пАРАллЕльНый | |
SU632087A1 (ru) | Многоканальный распределитель импульсов | |
SU1403365A1 (ru) | Управл емый делитель частоты импульсов | |
SU1689944A1 (ru) | Устройство дл умножени троичного кода на два | |
IPATOV et al. | The efficiency of matched codes(for ranging signals) | |
SU527828A1 (ru) | Регистрирующее устройство | |
SU684767A1 (ru) | Устройство дл преобразовани двоичного кода числа в последовательность импульсов | |
SU1383330A1 (ru) | Устройство дл ввода информации | |
SU1658172A1 (ru) | Устройство дл решени задач на графах |