SU1591043A1 - Устройство для определения параметров распределения по малым выборкам - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при необходимости определения параметров распределения

Изобретение относится к автоматике и вычислительной технике и может быть использовано для определения параметров распределения случайной величины по малым выборкам.

Целью изобретения является повышение точности работы устройства за · счет возможности регулировки скорости "забывания" априорного распределения.

Точность построения функции расп.ределения по выборочным данным можно существенно повысить, используя следующий подход. Исходный интервал наблюдения случайной величины X разбивается на ш диапазонов д .= (Ζ , + Е) О = 1,т), шириной 2£, где Ζ | - координата центра диапазона

2

случайной величины по малым выборкам. Целью изобретения является повышение точности работы устройства за счет возможности регулировки скорости ''забывания" априорного распределения. Устройство содержит блоки памяти, коммутаторы, синхронизатор, блок регистрации, элементы задержки, элементы ИЛИ, счетчик, буферные регистры, блоки вычитания, блок вычитания из постоянной величины, квадраторы, блоки сравнения, пороговые элементы, блок деления, сумматор с постоянной величиной, блоки умножения, блоки деления, сумматоры, элементы И, элементы НЕ, регистры сдвига, блоки возведения в степень и блок извлечения квадратного корня. 5 ил.

я · . По результатам наблюдения случайной величиныХ*,Х*, .. . ,Х*, . . . ,Х$(Д-объем выборки) последовательно (начиная с п=1) строится выборочное рас пределе- . ние согласно следующей рекуррентной зависимости

Р1(п) = (1-Д_п)Р*(п-1) + /З_п1у(п),

(п = 1,2.....Ν) , (1)

где Ρ*(η)=Ρ(Χ_ηθΠρ - вероятность попадания случайной величины X в интервале Д на п-шаге;

при η = 1

δυ .... 1591043

2£ ,

Ъ-а ’

Ρ*(η-1)

Ρ*(0)

1591043

(2)

1, если

^(η) (Ту(η)

χ;-У<ε.

0, в противном случае,

- индикатор результата η-го испытания;

Ле

(3)

10

ι ' ⁽⁴⁾

где коэффициент, регулирующий

скорость "забывания" априорного распределения Р*(0),

О “ Пт) , Λβ^?°·

Выборочное распределение Р*(п)(з =

= 1,т) используется для определения ’ параметров теоретического распределения

15

20

£ (X)

Р(Х) - Р(а) Г(Ь) - РТаУ

7 - ² К ~ «Мп)

к “ (9)

_ 2*

• (Да) = с.е ² ; с = I/ -/2? _€ (10)

При заданном уровне значимости проверяется выполнение неравенства

Х*(п)^Х* (11)

2

где X берется из таблиц.

Если неравенство не выполняется, то предположение о том, что теоретическое распределение соответствует выборочному (нулевая гипотеза) отклоняется и рассматривается следующее значение случайной величины'X = X Затем схема оценки снова повторяется.

Когда неравенство (11) выполняет-, ся, что свидетельствует о непротиворечивости нулевой гипотезы экспериментальным данным, процесс оценивания останавливается.

которое подлежит оцениванию.

Для двухпараметрического распреде- 25

ления эти параметры определяются по формулам:

математическое ожидание πι_χ(η)

При .этом последние значения Р*(п) принимаются в вуачестве теоретического распределения Г(Х) с уровнем доверия

Ш_х(п) Σ Ζ ·ρ*(η) ;

(5) 30

среднее квадратическое отклонение όεχ(η)

6_х(п)

Σ Ζ;Ρ*(η) - «*(„)

χ ί 1 3

(6) 35

Далее проверяется статистическая гипотеза о соответствии теоретического и выборочного распределения с помощью критерия Х^г(п) 40

Χ*(η) = Σ , (7)

_Α ^{ρι Ρ}1 где ϊΗ = Ρ£ζу+£) ~ .

- - Ρ(Ζ ·-£) - "теоретическая"

вероятность попадания случайной величины X в интервал ЛДля нормального закона значения Р^ 50 могут быть рассчитаны по следующей приближенной формуле, реализующей метод Симпсона:

45

где

г’’.. 1) ) т _ ь.<

(8)

55

На фиг.1-5 представлена блок-схема устройства для определения параметров распределения по малым выборкам.

Устройство содержит первый 1 и втовторой 2 блоки памяти, первый коммутатор 3, синхронизатор 4, блок 5 регистрации, третий блок 6 памяти, первый 7 и второй 8 элементы задержки, элемент ИЛИ 9, счетчик 10, с первого по пятый буферные регистры 11-15, второй коммутатор 16, блок 17 вычитания из постоянной величины, с первого по девятую группы 18-26 элементов ИЛИ, с первой по седьмую группы 27-33 коммутаторов, первую 34 и вторую 35 группы блоков вычитания, группу 36 квадраторов, группу 37 блоков сравнения, группу 38 пороговых элементов, группу 39 элементов задержки, блок 40 деления, сумматор 41 с постоянной величиной, блок 42 умножения, блок 43 вычитания, с первой по четвертую группы блоков 44-47 умножения, первую 48 и вторую 49 группы блоков деления, с первой по пятую группы буферных регистров 50-54, первую 55, вторую 56. и третью 57 группы сумматоров, первую. 58,· вторую 59 и третью 60 группы элементов И, первую 61, вторую 62 и . третью 63 группы элементов НЕ, группу 64 регистров сдвига, группу 65

⁵ .1591043

блоков возведения в степень, блок 66сравнения, блок 67 извлечения квад- | ратного корня и квадратор 68.

Устройство работает следующим образом. .

Через первый информационный вход первого блока 1 памяти в его первый адрес записывается значение случайной величины X*. Через ш информационных ,θ входов второго блока 2 памяти в соответствующие адреса записываются координаты гу центров диапазонов Д . Череэ информационные входы третьего блока 6 памяти в соответствующие адреса записываются величина £ половины ширины диапазона разбиения интервала наблюдения случайной величины х", зна·^ чение вероятностиР*(0) определяемое в соответствии с формулой (2), величина ко- 20 эффициента с=1 /У2Г; предельное значение параметра Х_, а также величина коэффициента βό. Сигналы на запись подаются на управляющие входы (с первого по пятый) блока 6 с выходов (с двадцать 25 шестого по тридцатый) синхронизатора 4.

По сигналу второго выхода синхронизатора 4 осуществляется считывание из первого адреса блока 1 памяти величины X*, которая череэ его первый 30 выход и элемент ИЛИ 9 поступает непосредственно на счетный вход счетчика 10, а также через первый элемент 7 задержки - на входы (уменьшаемого) первой группы 34 блоков вычитания. зд Сигнал, соответствующий количеству случайных величин (на первом цикле η = 1), с информационного выхода счетчика 10 поступает на информационный вход первого буферного регистра 11. до Управление'счетчиком, осуществляется с двадцать, пятого выхода, а сигнал на- запись регистра 11 подается с пятого, выхода синхронизатора 4. По сигналу с шестого выхода синхронизатора 45 4 осуществляется считывание величины η с информационного выхода первого буферного регистра 11 на информационный вход первого коммутатора 3, а при наличии управляющего сигнала на его уп- 50 равляющем входе с первого выхода синхронизатора 4 величина η поступает через первый информационный выход коммутатора 3 на первый информационный вход блока 42 умножения. Одновремен- 55 но на второй информационный вход блока 42 с пятого информационного выхода третьего блока 6 памяти подается сигнал, соответствующий величине р_с(это

4

осуществляется прйчпомощи синхронизатора 4, с тридцать первого выхода которого управляющий сигнал подается на первый вход счи^г лвания третьего блока * 6 памяти). Величина β₆ поступает так-, же через второй элемент 8. задержки на вход делимого блока 40 деления.

С выхода произведения блока 42 умножения сигнал, соответствующий величине , подается на информационный вход сумматора 41 с постоянной величиной, с выхода суммы которого значение 1+Д, η поступает на вход.делителя блока 40 '..Деления , С выхода частного блока 40 сигнал, соответствующий величине р_п, определенной по формуле (4), направляется на информационные · входы первого блока 45 вычитания из постоянной величины и первой группы 44 блоков умножения. Пока осуществляется упомянутый выше процесс деления производится определение индикатора ; 1^(п) в соответствии с формулой (3).

Для этого на вход считывания второго блока 2 памяти с третьего выхода синхронизатора 4 подается управляющий сигнал, величины Ζ р... ,Ζ. ,Ζ _ж через первую группу 27 коммутаторов поступают на входы вычитаемого первой группы 34 блоков вычитания (сигнал на первые управляющие входы группы 27 коммутаторов подается с тридцать шестого выхода синхронизатора 4) .

С выходов разности первой группы 34 блоков вычитания сигналы, соответствующие величинам Χ*-Ζ·, поступают на информационные входы/группы 38 пороговых элементов, а также через __ группу 39 элементов задержки на вторые входы первой 58 и второй,

59 групп элементов И. Пороговые элементы группы 38 построены следующим образом: если Χ_η-Ζ^0, то на их выходах появляется сигнал, в противном случае сигнал отсутствует. Следовательно, при наличии отрицательной разности она пропускается через первую группу 58 элементов И на входы второй группы 62 элементов НЕ, с выходов которых положительные значения этой разности через четвертую группу 21 элементов ИЛИ подаются на первые информационные входы группы 37 блоков ' сравнения, Если разность положительна, то благодаря наличию первой группы 61 элементов НЕ она будет пропускаться через вторую группу 59 элементов И в обход второй группы 62 эле7

8

Ί591043

ментов НЕ через четвертую группу 21 элементов ИЛИ на первые информационные входы группы 37.блоков сравнения.

На вторые информационные входы этих $ блоков сравнения с первого информационного выхода третьего блока 3 памяти подается сигнал, соответствующий величине £, это осуществляется при помощи синхронизатора 4, с тридцать |θ третьего выхода которого управляющий сигнал направляется на третий вход считывания третьего блока 3 памяти.

Блоки сравнения группы 37 построены в соответствии с формулой (3), 15

поэтому с . ее' информационных выходов на первые информационные выходы первой группы 44 блоков умножения поступают величины 1у(п). Таким образом с выходов произведения группы 44 на пер-20 вые информационные входы первой группы 55 сумматоров подаются сигналы, соответствующие величинам β_η- Т ' (п) .

На вторые информационные входьг этих сумматоров с выходов произведения 25 второй группы 45 умножения поступают сигналы, соответствующие величинам (1-β_η)Ρ*(0). На первые информационные входы группы.45 с информационного выхода блока 17 вычитания из пос- 30 тоянной величины подаются сигналы, соответствующие-величине 1—/З_п» а на (ее вторые информационные входы через пятую группу 22 элементов ИЛИ с второго информационного выхода третьего дд блока 6 памяти поступает сигнал, соответствующий значению Р^.(О), это осуществляется при помощи синхронизатора 4, с тридцать второго выхода которого управляющий сигнал направляется дд

на второй вход считывания третьего блока 6 памяти. С выходов суммы первой группы 55 сумматоров на информационные входы первой группы 50 буферных регистров (управляющие сигналы на запись направляются с пятнадцатого выхода синхронизатора 4) подаются сигналы, соответствующие значениям Р*(п),, определенные по-формуле (1).

1 В дальнейшем осуществляется оценка математического ожидания ш _χ(η) и среднего квадратического отклонения 6_х(п) в соответствии с формулами, (5) и (6). При этом используются следующие блоки: блок 2 памяти, Синхронизатор 4, первая 50 и вторая 53 группы буферных регистров, первая 27, вторая 28, третья 29 и шестая 32 группы коммута· торов, вторая 19, третья 20 и.шестая

23 группы элементов ИЛИ, второй коммутатор 16, третий буферный регистр 13, четвертая группа 47 блоков умножения,' третья группа 57 сумматоров, группа 36 квадраторов, блок 67 извлечения квадратного корня, блок 43 вычитания и квадратор 68. Величины т_х(п) и £>_χ(η) подаются на информационные входы соответственно второго 12 и четвертого 14 буферных регистров.

После этого оценивается величина критерия Х^г(п) по формуле (7) с использованием формул (8), (9) и(10).

Гри этом используются следующие блоки: второй 2 и третий 6 блоки памяти, синхронизатор 4, первый 11, второй 12, четвертый 14 и пятый 15 буферные регистры^ первая 27, вторая 28, третья 29, четвертая 30, пятая 31, шестая 32 и седьмая 33 группы коммутаторов, первая 48, вторая 49 группы блоков деления, вторая 56 и третья 57 группы сумматоров, первая 18, вторая 19, третья 20, шестая 23, седьмая 24, восьмая- 25 и девятая 26 группы элементов ИЛИ, третья 46 и четвертая 47 группы блоков умножения, первый 3 и второй 16 коммутаторы- вторая группа 35 блоков вычитания, группа 36 квадраторов, группа 64 регистров сдвига, третья группа -63 элементов НЕ, группа 65 блоков возведения в степень, вторая 51, третья 52, четвертая 53 и пятая 54 группы буферных регистров.

Сигнал, соответствующий величине Х²(п), с выхода суммы последнего сумматора второй группы 56 сумматоров подается на первый информационный вход ί блока 66 сравнения. На второй информационный вход блока 66 с четвертого информационного выхода третьего блока 6 памяти направляется сигнал, соответствующий критическому значению Хр это осуществляется при помощи синхронизатора 4, с тридцать пятого выхода которого управляющий сигнал подается на пятый вход считывания третьего блока 6 памяти.

Блок-66 сравнения построен следующим образом: если неравенство (11) выполняется, что свидетельствует о непротиворечивости нулевой гипотезы, то на выходе блока появляется управляющий сигнал, в противном случае сигнал отсутствует.

При наличии сигнала открываются .

для пропуска информации элементы

третьей группы 60 элементов И и гото9'

.1591043

10

вится к записи выходной информации блок 5 регистрации через третью, группу 60 элементов И, с выхода первой группы 50 буферных регистров через вторую группу 28 коммутаторов посту- $ пают на информационные входы блока 5 регистрации сигналы, соответствующие значениям Ρ*(η), принимаемым в качестве теоретического распределения Р (X) с уровнем доверия 1-^·, это осуществляется при помощи синхронизатора 4, с шестнадцатого выхода которого

, управляющий сигнал подается на входы считывания первой группы 50 буферных регистров, а с тридцать восьмого и тридцать девятого выходов управляющие сигналы подаются на управляющие входы второй группы 28 коммутаторов.

Если же неравенство (11) не вополняется, что свидетельствует о несоответствии теоретического распределения выборочному, сигнал на выходе блока 66 сравнения отсутствует, следовательно, элементы третьей группы 25 60 элементов И закрыты, информация на блок 5 регистрации не проходит и начинается новый цикл работы устройства. Все последующие циклы работы устройства происходят аналогично первому 30

циклу. Единственное отличие заключается в том, что при определении величины Р^(п) в соответствии с формулой (1) на вторыеинформационные входы второй группы 45 блоков умножения подаются через пятую группу 22 элементов ИЛИ не значения Р*(0), а величины Р*(п-1), т.е. значения Р*(п) предыдущего цикла с информационных выходов первой группы 50 буферных регист- зд ров через вторую группу 28 коммутаторов и пятую группу 22 элементов ИЛИ.

Claims (1)

1. Формула изобретения

   Устройство для определения параметров распределения по малым выбор- зд кам, содержащее первый и второй блоки памяти, первый коммутатор, синхронизатор и блок регистрации, первый, второй и третий выходы синхронизатора соединены с управляющим входом первого коммутатора и с входами управления считыванием первого и второго блоков памяти, отличающееся, тем, что, с целью повышения точности, в него введены третий блок памяти,

   'два элемента задержки, элемент ИЛИ, ⁵⁵ счетчик, пять буферных регистров, второй коммутатор, блок вычитания из постоянной величины, девять групп

   элементов ИЛИ, семЪ групп коммутаторов, две группы блоков вычитания, группа квадраторов, группа блоков сравнения, группа пороговых элементов, группа элементов задержки, блок деления, суммгггор с постоянной величиной, блок умножения, блок вычитания, четыре группы блоков умножения, две группы блоков деления, пять групп буферных регистров, три группы сумматоров, три группы элементов И, .три группы элементов НЕ, группа регистров сдвига, группа блоков возведения в степень, блок сравнения, блок извлечения квадратного корня, квадратор, с четвертого по тридцать первый выходы синхронизатора соответственно подключены к управляющему входу второго коммутатора, входам управления записью и считыванием с первого по пятый буферных регистров, к выходам управления записью и считыванием буферных регистров с первой по пятую групп, к тактовому входу счетчика, к входам с первого по пятый управления записью и считыванием третьего блока памяти, к первым и вторым управляющим входам коммутаторов первой, второй и третьей групп, к управляющим входам коммутаторов четвертой, пятой, шестой и седьмой групп и к входу управления сдвигом регистров сдвига группы, первый, второй и третий информационные' выходы коммутаторов первой группы подключены к первым входам соответственно элементов ИЛИ первой, второй и третьей групп, а четвертые выходы к входам

   вычитаемого блоков вычитания первой группы, входы уменьшаемого которых соединены через первый элемент за- . держкй с выходом элемента ИЛИ, а выходы разности блоков вычитания первой группы через пороговые элементы · группы - с первыми входами элементов И первой группы и через элементы НЕ первой группы - с первыми входами элементов И второй группы, выходы разности блоков вычитания первой группы подключены через элементы задержки группы к вторым входам элементов И первой и второй групп соответственно, выходы элементов И второй группы соединены с первыми входами элементов ИЛИ четвертой группы, вторые, входы которых через элементы НЕ первой группы подключены к выходам элементов И первой группы, а выходы элементов ИЛИ четвертой группы - к первым входам блоΐί 1591043

   12

   ков сравнения группы^ выходы "меньше или равно" которых соединены с первыми информационными входами блоков умножения первой группы, выходы которых подключены к первым.информационным входам сумматоров первой группы, выходи которых соединены с информационными входами буферных регистров первой группы, а вторые информационнее входы сумматоров первой группы - с выходами блоков умножения· второй группы, первые входы которых подключены к выходу блока вычитания из постоянной величины, а вторые входы блоков умножения второй группы подключены к выходам элементов ИЛИ пятой труппы, первые входы которых соединены с выходами коммутаторов второй группы, информационные входы которых подключены к выходам буферных регистров первой группы, вторые выходы коммутаторов второй группы подключены к первым входам элементов И третьей группы, а Третьи и четвертые выходы коммутаторов второй группы - к первым входам соответственно элементов ИЛИ шестой и седьмой групп, информационные входы первого блока памяти являются информационными входами устройства, а информационные выходы первого блока памяти соединены с информационными входами элемента ИЛИ, выход которого подключен к счетному входу счетчика, выход которого соединен с информационным входом первого буферного регистра, выход которого подключен к информационному входу первого коммутатора, первый выход которого соединен с первым входом блока умножения, а второй выход первого коммутатора соединен с первыми информационными входами блоков умножения третьей ι руппы, вторые информационные входы которых подключены к первым выходам коммутаторов третьей группы, а выходы - к первым информационным входам блоков деления первой группы, вторые информамационные входы которых соединены с информационными выходами коммутаторов седьмой группы, а выходы блоков деления первой группы - с информационными входами буферных регистров пятой группы, выходы которых подключены к первым входам сумматоров второй группы,. второй вход каждого из которых соединен с выходом суммы предыдущего сумматора, выход суммы последнего · сумматора подключен к первому икфор10

   15

   20

   25

   30

   35

   40

   45

   50

   55

   мационному входу блока сравнения, информационные входы третьего блока памяти являются входами задания начальных параметров устройства, первый выход третьего блока памяти соединен с вторыми входами блоков сравнения группы, второй и третий выходы блока памяти · соединены с вторыми информационными входами соответственно элементов ИЛИ пятой и шестой групп, четвертый выход с вторым входом блока сравнения, а пятый выход - с вторым входом блока умножения и через второй элемент задержки - с первым входом блока деления, второй вход которого соединен через сумматор с постоянной величиной - с выходом блока умножения, выход блока деления соединен с информационным- входом блока вычитания из постоянной величины и вторыми входами блоков умножения первой группы, вторые и третьи входы элементов ИЛИ · третьей группы подключены к первым выходам соответственно коммутаторов · четвертой и пятой групп, а выходы элементов ИЛИ третьей группы через квадраторы группы подключены к информационным входам'коммутаторов шестой группы, вторые выходы которых соединены с вторыми входами элементов ИЛИ второй группы, а третьи выходы коммутаторов шестой группы соединены с информационными входами регистров сдвига группы, выход каждого из которых через последовательно . соединенные одноименные элементы НЕ второй группы и блок возведения в степень группы соединен с третьим входом соответствующего элемента ИЛИ второй группы, выходы элементов ИЛИ второй группы подключены к первым входам блоков умножения четвертой группы, вторые входы которых соединены с выходами элементов ИЛИ шестой группы, а выходы с информационными входами буферных регистров второй группы, выходы которых подключены к информационным входам коммутаторов шестой группы, первые выходы которых соединены с информационными входами буферных регистров третьей группы, а вторые выходы - с первыми информационными входами.сум- , маторов третьей группы, вторые информационные входы каждого из которых соединены с выходами суммы предыдущее* го сумматора, а выход суммы последнего сумматора группы подключен к информационным входам второго, третье- ,

   13

   1591043

   14

   го и пятого буферных регистров; информационный выход которого соединен с первыми .информационными входами элементов ИЛИ восьмой группы, информационные выходы которых подключены к первым информационным входам блоков деления второй группы, а вторые информационные входы - к выходу четвертого буферного регистра, информационный вход которого через блок извлечения квадратного корня соединен с . выходом разности второго блока вычи/тания, вход уменьшаемого которого подключен к информационному выходу третьего буферного регистра, а вход вычитаемого через квадратор - к первому выходу второго коммутатора, информационный вход которого соединен с выходом второго буферного регистра, а •второй выход - с вторыми информационными входами элементов ИЛИ седьмой группы, выходы элементов ИЛИ второй группы подключены к входам вычитаемого, б доков вычитания второй группы, 25

   входы уменьшаемого которых соединены с выходами элементов ИЛИ первой группы, а выходы разности - с информационными входами коммутаторов четвертой группы, вторые выходы которых подключены к первым входам элементов ИЛИ девятой группы, вторые входы которых соединены с выходами буферных регистров третьей группы, а выходы - с вторыми входами блоков деления второй группы, выходы частного которых подключены к информационным входам коммутаторов пятой группы, вторые выходы которых соединены с информационными входами буферных регистров четвертой группы, выходы которых подключены к информационным входам коммутаторов седьмой группы, вторые выходы которых соединены с вторыми входами элементов ИЛИ первой группы, выход "Равно" блока сравнения подключен к входу записи блока регистрации и к вторым входам элементов И третьей группы, выходы которых соединены с информационными входами блока регистрации.

   1591043

   1591043

   Фиг. 3

   1591043

   ФигА

   1591043

   93 -> 01 19

   // 11

   < 1 € 08 2 10 г5 12

   ψψψψ <3Ϊ

   1 7 3 4 5 6 7 8 3 Ю11121314151617

   ί $

   <ι

   1 <2

   337 «1

   ^2

   <<