SU1578820A1 - Устройство контрол каналов св зи - Google Patents

Abstract

Изобретение относитс  к технике передачи дискретной информации. Цель изобретени  - повышение достоверности контрол . Устройство содержит блок 1 выделени  стартовой посылки, мультивибратор 2, генератор 3 тактовых импульсов, два формировател  4.1, 4.2 кодов сигналов, два переключател  5.1, 5.2, два модул тора 6.1, 6.2, два инвертора 7.1, 7.2, четыре перемножител  8.1, 8.2, 8,3, 8.4, два фазовращател  9.1, 9.2, четыре интегратора 10.1, 10.2, 10.3, 10.4, четыре квадратора 11.1, 11.2, 11.3, 11.4, два сумматора 12.1, 12.2, блок 13 сравнени , блок 14 делени , блок 15 логарифмировани , сумматор-накопитель 16, две дифференцирующие цепи 17.1, 17.2, два ключа 18.1, 18.2, два блока 19.1, 19.2 пам ти, элемент ИЛИ 20, компаратор 21. Предлагаема  совокупность блоков позвол ет синхронизовать работу устройства с передающим устройством корреспондента. При этом повышаетс  помехозащищенность приема дискретной информации. 2 ил.

Description

Изобретение относитс  к технике передачи дискретной информации и может быть использовано дл  контрол  каналов систем св ,зи с использовали- ем сложных сигналов.

Цель изобретени  - повышение достоверности контрол .

На фиг.1 представлена структурна  электрическа  схема предлагаемого устройства; на фиг.2 - эпюры напр - |жений, по сн ющие его работу.

Устройство контрол  каналов св - ,зи содержит блок 1 выделени  старто- вой посыпки, мультивибратор 2, гене- ратор 3 тактовых импульсов, первый и второй формирователи 4.1 и 4.2 кодов сигналов, первый и второй переключатели 5.J и 5.2, первый и второй модул торы 6.1 и 6.2, первый и второй инверторы 7.1 и 7.2 с первого по четвертый перемножители 8.1-8.4, первый и второй фазовращатели 9.1 и 9.2, с первого по четвертый инт,егра- торы 10.1-10.4, с первого по четвер- тый квадраторы 11.1-11.4, первый и второй сумматоры 12.1 и 12.2, блок 13 сравнени , блок 14 делени , блок 15 логарифмировани , сумматор-накопитель 16, первую и вторую дифференци- рующие цепи 17.1 и 1.2, первый и второй ключи 18.1 и 18.2, первый и второй блоки 19.1 и 19.2 пам ти, элемент ИЛИ 20 и компаратор 21.

Устройство работает следующим об- разом.

С началом работы по каналу переда . етс  стартова  посыпка, котора  выде л етс  блоком 1 (фиг.2а) и подаетс  на выходы мультивибратора 2 и генера тора 3 тактовых импульсов дл  их запуска . Тактовые импульсы, период которых равен длительности Т элементов дискретных сигналов с выхода генератора 3 (фиг.26,в), поступают на вхо- ды первого и второго формирователей

4.1и 4.2 конца сигналов. Первый формирователь 4.1 генерирует двоичный код 1 Д, определ ющий структуру (фиг.2г) первого варианта опорного сигнала Z0, (t), второй формирователь

4.2генерирует двоичный код {dz, определ ющий структуру (фиг.2д,е) второго варианта опорного сигнала Zoi(t) (дл  двоичных систем переда- чи информации).

Мультивибратор 2 последовательно формирует импульсы положительной и отрицательной пол рности, длительность Јh каждого из которых определ ет врем  пр мой и обратной модул ции сигналов (фиг.26). В зависимости от пол рности импульсов, поступающих с мультивибратора 2 на управл ющие входы первого и второго перек,лючате- лей 5.1 и 5.2 (фиг.2д,ж),они осуществл ют соединение входов первого и второго модул торов 6.1 и 6.2 с выходами соответствующих первого и второго формирователей 4.) и 4.2 кодов сигналов непосредственно либо через соответствующие первый и второй инверторы 7.1 и 7.2.

Опорный сигнал Z (t) с первого модул тора 6 (фиг.2з) поступает на первые входы первого перемножител  8.1 (непосредственно) и второго перемножител  8.2 (через первый фазовращатель 9.1); опорный сигнал Zoa(t) с второго модул тора 6.2 . (фиг.2и) поступает на первые входы третьего перемножител  8.3 (непосредственно ) и четвертого перемножител  8.4 (через второй фазовращатель 2.2). Первый и второй фазовращатели 9.1 и 9.2 формируют сигналы, сопр женные по Гильберту с поступающими на их входы сигналами. На вторые входы с первого по четвертый перемножителей 8.1-8.4 поступает сигнал Z (t) с контролируемого канала. Результат перемножени  с выходов с пер- вого по четвертый перемножителей 8.1- 8.4 поступает на входы соответствующих первого-четвертого интеграторов 10.1-10,4 и далее через все квадраторы 11.1-П.4 на входы соответствующих первого и второго сумматоров 12.1 и 12.2. Все интеграторы 10.1-10.4 устанавливаютс , в исходное состо ние импульсами, поступающими с выхода генератора 3 тактовых импульсов на управл ющие входы указанных интеграторов 10..1-10.4.

На выходах первого и второго сумматоров 12.1 и 12.2 (фиг.2н,о) возникают сигналы, один из которых пропорционален текущей энергии смеси переданного сигнала и шума, а другой - только шума. Оба сигнала с выходов первого и второго сумматоров 12.1 и 12.2 подаютс  на входы блока 13 сравнени , в котором сравниваютс  величины этих сигналов, и больший из них подаетс  на первый выход (большего ), а меньший - на второй выход (меньшего). Затем больший из сигналов с первого выхода блока 13 сравнени  поступает на вход числител  блока 14 делени ,, а меньший с второго выхода - на вход знаменател  блока 14

Выходной сигнал блока 14 делени , проход  через блок 15 логарифмировани , поступает на вход сумматора-накопител  16. Последовательно с периодом о rt сигнал с выхода сумматора-накопител  16 через первый ключ 18.1 поступает в первый блок 19.1 пам ти.

Сигнал типа меандр с выхода мультивибратора 2 поступает также на входы первой и второй дифференцирующих цепей 17.1 и 17.2. При этом перва  дифференцирующа  цепь 17.1 формирует стробирующий импульс в момент смены пол рности напр жени  входного сигнала с положительной нг отрицательную, втора  дифференцирующа  цепь 17.2 - наоборот, при смене пол рности напр жени  входного сигнала с отрицательной на положительную, импульс с пер .

10

5788206

помехозащищенности приема радиосигналов при пр мой модул ции, то на выходе компаратора 21 присутствует напр жение положительной пол рности. В противном случае, когда выходной сигнал первого блока 9.1 меньше выходного сигнала второго блока 19.2, т.е. помехозащищенность приема радиосигналов выше при обратной модул ции, то на выходе компаратора 2I по вл етс  напр жение отрицательной пол рности .

Необходимым условием работы предлагаемого устройства  вл етс  его синхронизаци  с передающим устройством корреспондента. Это достигаетс  передачей стартовой посылки по каналу дл  запуска устройства контрол  и 2Q одновременной сменой закона модул ции как на приемной, так и на передающей стороне. Последнее может обеспечиватьс  синхронной работой мультивибратора 2 устройства контрол  кана15

вой дифференцирующей цепи 17.1 посту- ч ла св зи и аналогичного мультивибрапает на управл ющий вход первого ключа 18.1, обеспечивающего перенос информации с выхода сумматора-накопител  16 в первый блок 19.1 пам ти, накопленной за период пр мой модул ции (когда выходы первого и второго формирователей 4.1 и 4.2 подключены непосредственно к соответствующим первому и второму переключател м 5.1 и 5.2). Импульс с второй дифференцирующей цепи 17.2 поступает на управл ющий вход второго ключа 18,2, обеспечивающего перенос информации с выхода сумматора-накопител  16 во второй блок 19.2 пам ти, накопленной за период обратной модул ции (когда выходы первого и второго формирователей 4.1 и 4.2 подключены к соответствующим первому и второму переключател м 5.1 и 5.2 через первый и второй инверторы 7.1 и 7.2).

Сумматор-накопитель 16 сбрасываетс  в исходное состо ние стробирую- щими импульсами, поступающими на его управл ющий вход с выходов первой и второй дифференциальных цепей 17.1 и 17.2 через элемент ИЛИ 20.

Выходные сигналы первого и второго блоков 19.1 и 19.2 пам ти поступают на соответствующие входы компаратора 21, в котором происходит их сравнение. Если сигнал с выхода первого блока 19.1 пам ти превышает сигнал с выхода второго блока 19.2 пам ти , что соответствует случаю лучшей

30

тора в передающем устройстве (не показано ) .

В качестве примера работы устрой ства выбрана помеха, совпадающа  по структуре с опорным сигналом второго варианта при пр мой модул ции (фиг.2к,л,к) В этом случае коррел ционный отклик с выхода второго сум- мг.тора 12.2 имеет большую величину независимо от информации корреспон35 дента, поступающей на вход измеритель ного приемника (не показан). Это приводит к тому, что в промежутках времени (фиг.2п) 0-Т и 2Т-ЗТ сигнал на выходе блока 14 делени 

40 практически равен нулю, веро тность прин ти  ошибочного решени  о виде переданного символа возрастает, следовательно , помехозащищенность приема дискретной информации ухудшаетс .

45 При смене закона модул ции /промежуток времени j 3T-6f) структуры вариантов высокочастотных сигналов измен ютс  и станов тс  отличными от структуры помехи, котора  остаетс 

50 неизменной следовательно, помехозащищенность приема дискретной информации увеличиваетс .

55

Claims (1)

1. Формула изобретени 

   Устройство контрол  каналов св зи , содержащее последовательно соединенные блок делени , блок логарифмировани  и сумматор-накопитель, послела св зи и аналогичного мультивибра

   тора в передающем устройстве (не показано ) .

   В качестве примера работы устройства выбрана помеха, совпадающа  по структуре с опорным сигналом второго варианта при пр мой модул ции (фиг.2к,л,к) В этом случае коррел ционный отклик с выхода второго сум- мг.тора 12.2 имеет большую величину независимо от информации корреспондента , поступающей на вход измерительного приемника (не показан). Это приводит к тому, что в промежутках времени (фиг.2п) 0-Т и 2Т-ЗТ сигнал на выходе блока 14 делени 

   практически равен нулю, веро тность прин ти  ошибочного решени  о виде переданного символа возрастает, следовательно , помехозащищенность приема дискретной информации ухудшаетс .

   При смене закона модул ции /промежуток времени j 3T-6f) структуры вариантов высокочастотных сигналов измен ютс  и станов тс  отличными от структуры помехи, котора  остаетс 

   неизменной следовательно, помехозащищенность приема дискретной информации увеличиваетс .

   55

   Формула изобретени 

   Устройство контрол  каналов св зи , содержащее последовательно соединенные блок делени , блок логарифмировани  и сумматор-накопитель, после

   довательно соединенные первый квадратор , первый сумматор и блок сравнени , первый и второй выходы которого подключены соответственно к первому и второму входам блока делени , второй квадратор, выход которого подключен к второму входу первого сумматора , последовательно соединенные третий квадратор и второй сумматор, выход которого подключен к второму входу блока сравнени  и четвертый квадратор , выход которого подключен к второму входу второго сумматора, о т личающеес  тем, что, с целью повышени  достоверности контрол , введены генератор тактовых импульсов , мультивибратор, первый и второй инверторы, перва  и втора  дифференцирующие цепочки,.элемент ИЛИ, первый и второй входы которого соединены соответственно с выхо-t дами первой и второй дифференциальных цепочек, а выход элемента ИЛИ подключен к второму входу сумматора-накопител , последовательно соединенные первый ключ, вход которого соединен с выходом сумматора-накопител , и первый блок пам ти, последовательно соединенные второй ключ, вход которого соединен с выходом сумматора-накопител , и второй блок пам ти,, компаратор , первый и второй входы которого соединены соответственно с выходами первого и второго блоков пам ти, а выход компаратора  вл етс  выходом устройства, управл ющие входы первого и второго ключей соединены соответственно с выходами первой и второй дифференцирующих пепочек, последователь- но соединенные первый формирователь кодов сигналов, первый переключатель, второй вход которого соединен с выходом формировател  кодов сигналов через первый инвертор, первый модул -

   -. ,.

   0

   5

   0

   5

   тор, первый перемножитель и первый интегратор, выход которого соединен с входом первого квадратора, первый фазовращатель, вход которого соединен с выходом первого модул тора, последовательно соединенные второй перемножитель , первый вход которого соединен с выходом первого фазовращател , и второй интегратор, выход которого соединен с входом второго квадратора , последовательно соединенные второй формирователь кодов сигналов, второй переключатель, второй вход которого соединен с выходом второго формировател  кодов сигналов через второй инвертор, второй модул тор, третий перемножитель и третий интегратор , выход которого соединен с входом третьего квадратора, второй фазовращатель , вход которого соединен с выходом второго модул тора, последовательно соединенные четвертый перемножитель , первый вход которого соединен с выходом второго фазовращател , и четвертый интегратор, выход которого соединен с входом четвертого квадратора, блок выделени  стартовой посылки, выход которого соединен с входами мультивибратора и генератора тактовых импульсов, выход которого соединен с тактовыми входами первого и второго интеграторов, первого и второго формирователей кодов сигналов , третьего и четвертого интеграторов , выход мультивибратора соединен с входами первой и второй дифференцирующих цепочек и установочными входами первого и второго переключателей , причем информационный вход блока выделени  стартовой посылки соединен с вторыми входами первого , второго, третьего и четвертого перемножителей и  вл етс  входом устройства .

   1

   Лр ма  модул ци  Обратна  модул ци 

   Фиг.1