SU1575184A2 - Устройство дл организации очереди - Google Patents

Устройство дл организации очереди Download PDF

Info

Publication number
SU1575184A2
SU1575184A2 SU884415964A SU4415964A SU1575184A2 SU 1575184 A2 SU1575184 A2 SU 1575184A2 SU 884415964 A SU884415964 A SU 884415964A SU 4415964 A SU4415964 A SU 4415964A SU 1575184 A2 SU1575184 A2 SU 1575184A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
group
input
register
Prior art date
Application number
SU884415964A
Other languages
English (en)
Inventor
Вячеслав Григорьевич Попов
Анатолий Хатыпович Ганитулин
Игорь Васильевич Ступин
Владимир Викторович Туравинин
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU884415964A priority Critical patent/SU1575184A2/ru
Application granted granted Critical
Publication of SU1575184A2 publication Critical patent/SU1575184A2/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах при организации доступа к однотипным ресурсам. Цель изобретени  - повышение надежности устройства за счет перераспределени  потока за вок при отказах ресурсов. Устройство дл  организации очереди содержит K блоков формировани  очереди, блок управлени  регистра за вок, буферный регситр за вок, регистр отказов ресурсов, буферный регистр отказов ресурсов, регистр готовности ресурсов, восемь групп элементов И, группу элементов ИЛИ-НЕ, блок из K групп элементов И (K - число ресурсов), п ть элементов задержки, три элемента И, элемент ИЛИ, два триггера, генератор импульсов. Устройство может работать в режимах формировани  очереди при отсутствии и наличии отказов ресурсов. При наличии отказов какого-либо ресурса очередь за вок из соответствующего блока формировани  очереди перераспредел етс  между работоспособными ресурсами, а поступающие за вки во врем  цикла перераспределени  запоминаютс  во входном регистре за вок. После перераспределени  за вок из очереди к отказавшему ресурсу производитс  формирование очередей из регистра за вок. 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах при организации доступа к однотипным ресурсам.
Цель изобретени  - повышение надежности за счет перераспределени  за вок при отк&зах ресурсов.
На фиг,1 приведена структурна  схема предлагаемого устройства дл  организации очереди; на фиг.2 - структурна  схема блока управлени ; на фиг.З - структурна  схема блока формировани  очереди.
Устройство дл  организации очереди (фиг,1) содержит блок 1 управлени , блоки 2 формировани  очереди, peV гистр 3 за вок, буферный регистр 4 за вок , триггер 5, генератор 6 импулысов, элемент И 7, элементы 8-12 задержки, группу элементов И 13, группу элементов И 14, элементы И 15 и 16, триггер 17, группу элементов ИЛИ 18, группу элементов И 19, регистр 20 готовности ресурсов, группы элементов И 21 и 22, блок 23 групп элементов И, группу элементов И 24, буферный регистр 25 отказов ресурсов, группу элементов
сд
vl
ел
00 4
ю
И 26, группу элементов Ш1И-НЕ 27, группу элементов И 28, регистр 29 отказов ресурсов, элемент ИЛИ 30, шифратор 31, тактовый вход 32 блока 2, вход 33 считывани  блока 2, вход 34 управлени  блока 2, вход 35 выбора элемента блока 2, вход 36 восстановлени  блока 2,- вход 37 готовности блока 2, вход 38 выбора блока 2, группу инфор- мационных выходов 39 блока 2, группу информационных выходов 40 блока 2, группу информационных выходов 41 блока 2, группу информационных входов 42 блока ., входы 43 и 44 пуска и ос- танова устройства соответственно, входы 45 готовности ресурсов устройства, сигнальные входы 46 и 47 устройствat запросные входы 48 устройства, входы 49 готовности блоков 2 устройства,
Блок 1 управлени  (фиг,2/ содержит группы элементов 50 запрета, группу шифраторов 51, группу элементов ИЛИ 52, группу элементов 53 запрет, группу блоков элементов И У р дешифра- тор 55.
Каждый блок фо мчрон т,нич очереди (фиг.З) содержкгг группу регистров 56 сдвига, группы элементов И 57S группу элементов ИПИ-НЕ 58, группу элементов ИЛИ 5V и дешифратор 60,
Устройство работает следующим о- разом.
Исходное состо ние устройства характеризуетс  тем, что регистры 56 сдвига в каждом блоке формировани  очереди регистры 20, 25 и 29, триггеры 5 и 17 установлены в состо ние О, Работа устройства по формированию очереди выполн етс  как при отсутствии отказов ресурсов так и при поступлении от одного либо нескольких ресурсов сигналов отказов. При необходимости использовани  устройства дл  формировани  очереди к однотипным ресурсам операционна  система ЭВМ определ ет число используемых в вычислительном процессе ресурсов t Дл  исключени  из цикла формировани  очереди к неиспользованным ресурсам по соответствующим входам 49 подаютс  единичные сигналы, посредством кото- . рых устанавливаютс  в единичное состо ние все разр ды регистров 56 сдвига, Этим самым имитируетс  пол- ное заполнение очереди к данному ресурсу и соответствующий блок 2 формировани  очереди исключаетс  из ана
Q л
5
0 5
0
0
5
лиза состо ни  очередей к остальным ресурсам,
Рассмотрим работу устройства при готовности к обслуживанию всех ресурсов , когда от них не поступают сигналы отказов. В данном случае работа устройства состоит из двух этапов. На первом этапе производитс  формирование очереди, а на втором - обслуживание за вок.
Формирование очереди производитс  дл  каждого свободного ресурса ЭВМ с учетом наличи  за вок в каждом блоке 2„ Поступающа  за вка направл етс  в тот блок 2, где сформирована наименьша  очередь. Если число за вок в р де блоков 2 одинаково, то за вка ставитс  в очередь в блоке с наименьшим номером. Распределение поступающих за вок производитс  блоком 1 управлени  на основе анализа состо ний очередей в блоках 2 формировани  очереди.
Очередь за вок формируетс  следующим образом.
Если зсе ресурсы готовы к обслуживанию , то по входам 37 в блоки 2 сигналы не поступают,регистры 56 наход тс  в состо ни х О, Все блоки 2 работают одинаково. Так как регистры 29 и 56 наход тс  в нулевых состо ни х, то на выходе последнего элемента ИЛИ-НЕ 58 формируетс  единичный сигнал, открывающий последние элементы И 57 во всех группах. По единичному сигналу с выхода элемента ИЛИ-НЕ 58 все остальные элементы ИЛИ-НЕ 58 формируют нулевые сигналы, которыми закрыты остальные элементы И 57 всех групп.
Таким образом, только на последних входах 40 сформированы единичные сигналы,, поступающие (фиг,2) на входы элементов 50 запретае Элементы 50 запрета ктждой группы по входам подключены к позици м входов 40 так, что с помощью элементов 50 запрета определ етс  наименьший номер из блоков 2 формировани  очереди с равными очеред ми . Элементами ИЛИ 52 формируетс  код, позиционно указывающий свободные разр ды регистра 56 сдвига в блоках 2, Шифраторами 51 формируетс  двоичный код наибольшего номера разр дов регистров 56 из блоков 2 с одинаковой очередью. С помощью элементов 54 запрета, подключенных к выходам элементов ИЛИ 52, определ етс 
наименьший номер блока 2 с наибольшим номером свободных разр дов регистров 56 сдвига. Этот номер блока 2 в двоичном коде передаетс  на дешифратор 55, на выходе которого формируетс  единичный сигнал, позиционно указывающий номер направлени  передачи за вок , т.е. номер соответствующего блока 2.
В рассматриваемом случае в блоке единичным сигналом с входа 40 закрыты по инверсным входам все элементы 50 запрета. При этом на входах шифратора 51 формируетс  позиционный код, имеющий единицу в первом разр де , т.е. 0,.,,018 а на выходе шифратора 51 - двоичный код единицы. Кроме того, на выходе элемента ИЛИ 524 также сформирован единичный сигнал, которым закрыты по первым инверсным входам элементы 53 запрета и открыт по управл ющему входу блок элементов И 54. При этом двоичный код единицы передаетс  на входы дешифратора 55, на первом выходе которого по вл етс  единичный сигнал, который поступает по входу 38 в блок 2 формировани  очереди. Таким образом, из совокупности всех блоков 2 выбран блок 2., , т,е, блок с наименьшим номером.
Так как триггер 17 находитс  в состо нии О, то единичным сигналом с его нулевого выхода открыты по первым входам элементы И 4 и по вто- рым входам - элементы И 13, 14 и И 28.
Работа устройства начинаетс  по сигналу пуска, поступающему по входу 43 на установку в 1 триггера 5. По единичному сигналу с единичного выхода триггера 5 открываетс  элемент И 7, обеспечивающий прохождение импульсов генератора 6 на элементы схем устройства.
Поступающие за вки.по входам 48 фиксируютс  в соответствующих разр дах регистра 3, а по импульсу генератора с выхода элемента И 7, поступающему на синхронизирующий вход регистра 4, передаютс  в него на цикл работы устройства. Этот регистр необходим дл  исключени  воздействи  поступающих за вок Ё цикле работы устройства на состо ние элементов схемы,
С помощью элементов И 14, включенных с единичными и нулевыми выходами регистра 4 по приоритетной схеме (приоритет за вок уменьшаетс  с рос
5
0
5
том номера разр да регистра 4), производитс  формирование унитарного кода , поступающего на входы шифратора 31, С помощью указанного шифратора этот код преобразуетс  в двоичный код номера приоритетного на данный момент времени абонента (за вки) и подаетс  на информационные входы 42 блоков 2 формировани  очереди и далее на элементы И 57,
Так как только на входе 37 блока 1 управлени  присутствует единичный сигнал, то по импульсу с выхода элемента 9 задержки, проход щему через открытый элемент И 7.2 и поступающему по входу 33 в блок 2, ный код номера за вки последние разр ды регистров 56,
Вследствие этого на выходе последнего элемента ИЛИ-НЕ 58 формируетс  нулевой сигнал, закрывающий последние элементы И 57 всех групп. Этим же сигналом на выходе предпоследнего элемента ИЛИ-НЕ 58 формируетс  единичный сигнал, которым открываютс  предпоследние элементы И 57 всех групп, а на выходах элементов KJIK-HR 58 устанавливаютс  нvлeвыe сигналы.
. ( двоич- записываетс  в
30
Таким образом, на входах 404 блока 1 формируетс  позиционный код, имеющий единицу в предпоследней позиции } т.е. 010...00. В данном случае на входах шифратора 51 элементами 50,,
запрета устанавливаетс  позиционный код 0....01. Кроме того, на выходах элементов ИЛИ 52 формируетс  код 0....011. Единичным сигналом с выхода элемента ИЛИ 52( элементы 53 запрета Удерживаютс  в закрытом состо нии поэтому двоичный код с выхода шифратора 51,, поступает через блок элементов И 54 ,j на входы дешифратора 54. При этом на втором выходе дешифратоpa 54 формируетс  единичный сигнал, открывающий элементы И 57 всех групп уже во втором блоке 2 формировани  очереди. Двоичный код поступающей за вки записываетс  в последние раз
р ды регистров 56 блока 22 аналогично рассмотренному.
В дальнейшем работа устройства по формированию очереди производитс  таким образом, пока все за вки не размест тс  поочередно в каждом блоке 2,
Устройство совместно с обслуживаю щими ресурсами работает следующим образом .
jЈ устанавливают в 1 Так как сигналы отк
71
Пусть в регистр 3 поступили за вки от первого и второго абонентов, а сигнал готовности от К-го ресурса, т.е. после завершени  обслуживани  предыдущей за вки, по входу 45% через элемент ИЛИ 18к на единичный вхо разр да 20.регистра готовности ресурсов . По импульсу генератора 6 с входа элемента К 7 за вки с выходов разр дов 31 и 3 разр ды 4 и 4 г
зов ресурсов отсутствуют на выходе элемента ИЛИ 30 формируетс  нулевой сигнал, которым закрыт элемент И 16, а по инверсному входу открыт элемент И 15. Поэтому сигналом с выхода элемента 8 задержки подтверждаетс  нулевое состо ние триггера 17. Врем  задержки элементом 8 определ етс  временем переходных процессов в элементах И 28, регистре 25 и элементе ИЛИ 30.
Импульсом с выхода элемента 9 задержки двоичный код первого абонента с выходов шифратора 31 записываетс  в тот блок 2 формировани  очереди, где имеетс  наименьша  очередь через соответствующий элемент И 22. Врем  задержки элементов 9 задержки определ етс  временем переходных процессов в элементе И 15 и триг 17.
гере I
По импульсу с выхода элемента 10 задержки, врем  которого определ етс  переходными процессами в элементах И 57 и регистрах 56, в блоке 2К через открытый элемент И 21 производитс  сдвиг содержимого регистров 56 По импульсу с выхода элемента 11 задержки , врем  которого определ етс  переходными процессами в регистрах 56, через открытый элемент И 19 устанавливаетс  в состо ние О раз- р д 20 к. По очередному импульсу генератора 6 номер второго абонента передаетс  в блок 2, где сформирована наименьша  очередь. При наличии отказов ресурсов производитс  вначале перераспределение за вок из очереди неисправного ресурса, а затем распределение поступивших за вок из регистра 3. Пусть от первого ресурса по входу 46 в первый разр д 21 нудительно на выходах 40 элементов регистра 21 поступил сигнал отказа, ИЛИ-НЕ 58 формируют нулевые сигналы. а в первый разр д 3, регистра 3 - сигнал за вки от первого абонента. По импульсу генератора 6 с выхода, элеЭтим самым производитс  исключение из анализа в блоке 1 состо ни  очере
ди за вок в блоке 2
Г
0
5
5184
0
5
30
35
45
50
8
мента И 7 за вка из разр да 3 передаетс  в первый разр д регистра 4. Элемент И 28, открыт по второму входу единичным сигналом с нулевого выхода триггера 17, по третьему входу - единичным сигналом с единичного выхода разр да 29п а по инверсному
при наличии очереди в блоке 2 - нулевым сигналом с выхода элемента ИЛИ-НЕ 27.. Поэтому импульсом с выхода элемента И 7 через открытый элемент И 28/, устанавливаютс  в состо ние 1 первый разр д регистра 25 и через элемент ИЛИ 18. - первый разр д регистра 20.
После установки разр да 25 в еди тчное состо ние на выходе элемента И1Ш 30 формируетс  единичный сигнал , которым открываетс  элемент И 16, а по инверсному входу закрываетс  элемент И 15 о Поэтому импульсом с выхода элемента .8 задержки триггер 17 устанавливаетс  в состо ние 1. Нулевым сигналом с нулевого выхода триггера 17 закрываютс  элементы И 13 и 14, блокиру  дл  анализа выходные сигналы регистра 14, и элементы И 28, исключа  на врем  перераспределени  за вок из очереди к первому ресурсу поступающие сигналы отказов от других ресурсов о
Единичным сигналом с единичного выхода триггера 17 открываютс  группы элементов И 23, обеспечива  поступление двоичных кодов абонентов из блока 2,|. С помощью элементов И 24, включенных с выходами регистра 25 по приоритетной схеме (приоритет убывает с ростом номера разр да), из единич- 4Q ных сигналов формируетс  унитарный код. В данном случае нулевым сигналом с нулевого выхода разр да 25 закрыты все элементы И 24, а единичным сигналом с единичного выхода разр да 25f открыты по вторым входам все элементы И 23 первой группы блока. При этом двоичный код номера за вки с выходов последних разр дов регистров 56 блока 2 с его выходов 41 через открытые элементы И 23f поступает на входы 42 блоков 2, Единичным сигналом с единичного выхода первого разр да регистра 29, поступающим по входу 34,, в блок 2 на элементы ИЛИ-НЕ 58, принудительно на выходах 40 элементов ИЛИ-НЕ 58 формируют нулевые сигналы.
Этим самым производитс  исключение из анализа в блоке 1 состо ни  очеренудительно на выходах ИЛИ-НЕ 58 формируют н
ди за вок в блоке 2
Г
915
По сигналу с выхода элемента 9 задержки двоичный код номера абонента записываетс  в регистры 56 выбранного блока 2, имеющего наименьшую очередь . После записи за вки в очередь производитс  сдвиг кодов в регистрах 56 в блоке 2( по сигналу с выхода элемента 11 задержки через открытый элемент И 21 и гашение первого раз- р да регистра 20 через открытый элемент И 19,. Врем  задержки элементом 11 определ етс  временем переходных процессов в элементах И 57 и регистре 56. По завершении сдвига кодов в регистрах 56 на выходах 41 блока 2# устанавливаетс  двоичный код номера очередного абонента либо нулевой код при отсутствии в данном блоке очереди за вок.
Так как в блоке 2t имеетс  очередь то на выходе элемента ИЛИ-НЕ 27 удерживаетс  нулевой сигнал, которым элемент И 261- закрыт. Поэтому первый разр д регистра 25 остаетс  в единичном состо нии По очередному импульсу генератора 6 выполн етс  передача двоичного кода номера абонента из блока 2f в другой блок 2 с наименьшей очередью в соответствии с рассмотренным. После сдвига кодов в регистрах 56 -блока 2, на его выходах 41 устанавливаетс  нулевой код. При этом на выходе элемента ИЛИ-НЕ 27f формируетс  единичный сигнал, открываю- щий элемент И через который по импульсу с выхода элемента 11 задержки устанавливаетс  в состо ние О первый разр д регистра 25. Так как все разр ды регистра 25 после этого оказываютс  в нулевых состо ни х, то на выходе элемента ИЛИ 30 формируетс  нулевой сигнал, открывающий по инверсному входу элемент И 15, через который по импульсу с выхода элемён- та 12 задержки триггер 17 устанавливаетс  в нулевое состо ние. В дальнейшем при наличии за вки в первом разр де регистра 3 производитс  передача двоичного кода первого абонента в блок 2 с наименьшей очередью.
Если в процессе работы произошло восстановление работоспособности отказавшего ранее ресурса, то по соответствующему входу 47 поступает сиг- нал восстановлени . По этому сигналу одноименный разр д регистра 29 и регистры 56 в соответствующем блоке 2 устанавливаютс  в нулевые состо ни .
84
10
5
0
П
5 0 Q «
тем самым включа  данный блок в процесс формировани  очереди.

Claims (1)

  1. Формула изобретени 
    Устройство дл  организации очереди по авт.свс № 1479930, отличающеес  тем, что, с целью повы шени  надежности за счет перераспределени  за вок при отказах ресурсов, оно содержит регистр за вок, единичные входы разр дов которого  вл ютс  запросными входами устройства, буферный регистр за вок, регистр отказов ресурсов, единичные и нулевые входы которого  вл ютс  сигнальными входами устройства, буферный регистр отказов ресурсов, регистр готовности ресурсов, восемь групп элемён- тов И, группу элементов ИЛИ-НЕ, блок из К групп элементов И (К - число ресурсов ), п ть элементов задержки, три элемента И, элемент ИЛИ, первый триггер , второй триггер, единичный и нулевой входы которого  вл ютс  входами пуска и останова устройства соответственно , генератор импульсов, выход которого подключен к первому входу первого элемента И, второй вход которого соединен с единичным выходом второго триггера, а выход первого элемента И соединен с первыми входами элементов И первой группы, с входом синхронизации буферного регистра за вок , информационные входы которого подключены к выходам регистра за вок, выход первого элемента И через первый элемент задержки соединен с входом второго элемента задержки и с первым входом второго элемента И, выход которого соединен с единичным входом первого триггера, единичный выход которого подключен к первым входам элементов И всех групп блока и вторым входам элементов И седьмой группы, нулевой выход первого триггера соединен с первыми входами элементов И второй группы и с первыми входами элементов И третьей группы, выход второго элемента задержки подключен к первым входам элементов И четвертой группы и через третий элемент задержки - к первым входам элементов И п той группы и к входу четвертого элемента задержки, выход которого соединен с первыми входами элементов И шестой группы, с первыми входами элементов И седьмой группы, через п тый элемент задержки - с пр мым входом третьего элемента И, выход которого подключен к нулевому входу второго триггера, выход четвертого элемента задержки соединен с вторыми входами элементов И второй группы, выходы которых подключены к нулевым входам одноименных разр дов регистра за вок, единичные выходы разр дов регистра готовности ресурсов соединены с вторыми входами одноименных элементов И п той и шестой групп, выходы элементов ИЛИ группы подключены к единичным входам одноименных разр дов регистра готовности ресурсов, нулевые выходы разр дов которого соединены с вторыми входами одноименных элементов И четвертой группы, единичные выходы разр дов буферного регистра за вок подключены к вторым входам одноименных элементов И третьей группы, инверсный выход разр да буферного регистра за вок соединен с соответствующими входами всех последующих элементов И второй группы , выходы элементов И третьей груп
    пы подключены к входам шифратора и к третьим входам одноименных элементов И второй группы, выходы шифратора объединены с выходами одноименных элементов И всех групп блока, единичные выходы разр дов регистоа отказов ресурсов соединены с входами управлени  одноименных блоков формировани  очереди и третьими входами одноименных элементов И первой группы, выходы которых подключены к единичным входам одноименных разр дов буферного регистра отказов ресурсов и с первыми входами одноименных элемен- тов ИЛИ группы, вторые входы которых  вл ютс  соответствующими входами готовности устройства, нулевой выход каждого разр да регистра отказов ресурсов подключен к входу выбо- ра абонента одноименного блока формировани  очереди, треть  группа информационных выходов каждого из которых соединена с входами одноименного элемента ИЛИ-НЕ группы, выходы которых подключены к инверсным входам
    5
    одноименных элементов И первой группы и к третьим входам одноименных элементов И седьмой группы, выходы которых соединены с нулевыми входами одноименных разр дов буферного регистра отказов, единичный выход первого разр да которого подключен к первому входу элемента ИЛИ и к вторым входам элементов И первой группы блока, единичный выход j-го (,...,K) разр да буферного регистра отказов ресурсов соединен с первым входом (j-1)- го элемента И восьмой группы и с j-м входом элемента ИЛИ, выход которого
    0
    5
    5
    подключен к второму входу второго элемента И и инверсному входу третьего элемента И, нулевой выход каждого разр да буферного регистра отказов соединен с соответствующими входами одноименного и всех последующих элементов И восьмой группы, выход (j-l)-ro элемента И восьмой группы подключен к вторым входам элементов И j-й группы блока,, третий вход каждого элемента И каждой группы блока соединен с одноименным выходом третьей группы информационных выходов одно- иченного блока формировани  очереди, , выходы элементов И четвертой и п той групп подключены соответственно к так- ювым входам и входам считывани  одноименных блоков формировани  очереди , входы восстановлени  которых соединены с нулевыми входами одноименных разр дов регистра отказов ресурсов, в каждом блоке формировани  очереди вход выбора абонента подключен к синхронизирующему входу дешифратора, а вход управлени  соединен с соответствующими входами элементов ИЛИ-НЕ, выходы последних разр дов регистров  вл ютс  третьей группой информационных выходов блока формировани  очереди , вход восстановлени  которого соединен с входами установки в О регистров сдвига этого блока, выходы элементов И шестой группы соединены с нулевыми входами регистра готовности ресурсов.
    5
    0
    43
    .tOt .... ,в 
    У
    Щ Щ
    ФигЛ
    WIS/1SI
    v Составитель М.Кудр шев Редактор Ю.Середа Техред Л.Сердюкова Корректор Э.Лончакова
    Заказ 1785
    Тираж 573
    ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ CCJICP 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Подписное
SU884415964A 1988-05-03 1988-05-03 Устройство дл организации очереди SU1575184A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884415964A SU1575184A2 (ru) 1988-05-03 1988-05-03 Устройство дл организации очереди

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884415964A SU1575184A2 (ru) 1988-05-03 1988-05-03 Устройство дл организации очереди

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1479930 Addition

Publications (1)

Publication Number Publication Date
SU1575184A2 true SU1575184A2 (ru) 1990-06-30

Family

ID=21371066

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884415964A SU1575184A2 (ru) 1988-05-03 1988-05-03 Устройство дл организации очереди

Country Status (1)

Country Link
SU (1) SU1575184A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1479930, кл, G 06 F 9/46, 1987. *

Similar Documents

Publication Publication Date Title
JPH05120114A (ja) マイクロプロセツサと同期して動作するランダムアクセスメモリ
US20060047754A1 (en) Mailbox interface between processors
US3755788A (en) Data recirculator
US7142546B2 (en) Distributed pipeline scheduling method and system
SU1575184A2 (ru) Устройство дл организации очереди
US6487140B2 (en) Circuit for managing the transfer of data streams from a plurality of sources within a system
RU2413971C2 (ru) Модуль коммутационной сети
SU1091161A2 (ru) Устройство дл управлени обслуживанием за вок в пор дке поступлени
SU1322300A1 (ru) Устройство дл сопр жени ЦВМ с абонентами
RU2416121C2 (ru) Устройство адаптивной коммутации сообщений
SU1481901A1 (ru) Преобразователь последовательного кода в параллельный
SU877543A1 (ru) Устройство с динамическим изменением приоритета
SU1116423A1 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1716531A1 (ru) Устройство дл моделировани системы массового обслуживани
SU1290324A1 (ru) Устройство дл распределени заданий процессорам
SU1488799A1 (ru) Устройство для организации доступа к ресурсам
SU1322284A1 (ru) Многоканальное устройство дл организации доступа к ресурсам
SU1151966A1 (ru) Устройство дл распределени заданий процессорам
SU1327105A1 (ru) Многоканальное устройство приоритета дл распределени за вок по процессорам
RU1798782C (ru) Устройство дл распределени за вок по процессорам
SU1418740A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1474649A1 (ru) Устройство дл обслуживани запросов
SU1084794A1 (ru) Устройство дл обслуживани запросов в пор дке поступлени
SU1142835A1 (ru) Устройство с динамическим измерением приоритета
SU1145345A1 (ru) Модель системы массового обслуживани