SU1575179A1 - Двоичный умножитель - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при обработке сигналов частотных датчиков. Целью изобретени   вл етс  расширение функциональных возможностей двоичного умножител  за счет изменени  длительности выходных импульсов путем регулировки длительности входных сигналов. Умножитель содержит счетчик, D-триггеры и логический элемент ИЛИ, причем информационный вход умножител  соединен с тактовым входом счетчика и со входом сброса D-триггеров, тактовые входы которых - к управл ющим входам задани  коэффициента умножени , а выходы D-триггеров объедин ютс  логическим элементом ИЛИ. Длительность выходных сигналов в предложенном двоичном умножителе равна длительности паузы между его входными импульса. 1 ил.

Description

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано, в частности, при обработке сигналов частотных датчиков и программировании запоминающих устройств.

Цель изобретени  - расширение функциональных возможностей умножител  за счет обеспечени  возможности изменени  длительности выходных импульсов путем регулировки длительности входных сигналов.

На чертеже приведена логическа  схема двоичного умножител .

Двоичный умножитель содержит счет - чик I, D-триггеры 2, логический элемент ИЛИ 3, управл ющие входы 4, информационный вход 5 и выход 6.

Информационный вход 5 двоичного умножител  соединен с тактовым входам

счетчика 1 и с входами сброса D-трш геров 2. Выходы разр дов счетчика 1 подключены к тактовым входам соответствующих D-триггеров 2, информационные входы которых соединены с управл ющими входами 4 умножител . Выходы D-триг геров 2 объедин ютс  логическим элементом ИЛИ 3, выход которого  вл етс  выходом 6 двоичного умножител .

Устройство работает следующим образом.

На управл ющие входы 4 двоичного умножител  подаетс  информаци  о коэффициенте умножени , на информационный вход 5 - сигналы умножаемой частоты , которые подсчитываютс  счетчиком I по заднему фронту каждого импульса . В момент прихода очередного заднего фронта входного импульса один из разр дов счетчика 1 переходит из

СД J СП

1

со

315

досто ни  логического 0м в состо ние логической 1, т.е. на его выходе формируетс  передний фронт импульса, , поступающего на тактовый вход соответ- бтвующего В-триггера 2. При этом Й-триггер 2, в зависимости от состо ни  сигнала на его информационном входе, либо переключаетс  в единичное Состо ние, либо сохран ет состо ние Логического О. Следующий импульс, поступающий с информационного входа Ь умножител , сбрасывает ранее уста- овленный D-триггер 2. Таким образом, ha выходах тех D-трнггеров 2, на ин

t

ормационных входах которых поддерживаетс  сигнал логической 1 , формируютс  импльсы длительностью, равной длительности паузы между импульсами входной частотыо Причем упом нутые импульсы, формируемые на выходах D- тр ггеров 2, не пересекаютс  во времени , поскольку за один период сигналов рходной частоты возможно переключе- Ьше их состо ни  О в состо ние 1 только одного разр да счетчика 1. Поэтому возможно объединение выходных сигналов D-триггеров 2 логическим элементом ИЛИ 3, выход которого  в- л етс  выходом 6 двоичного умножител .

Средн   частота выходных сигналов двоичного умножител  равна

6ЫХ

Ј 8 - частота выходных сигналов

двоичного умножител ; К - дес тичное число, соответствующее двоичному коду, подаваемому на управл ющие входь- 4 двоичного умножител ;

п - число разр дов счетчика 1.

5

0

5

0

5

0

5

Использование в предлагаемом двоичном умножителе D-триггеров 2 в качест- ве схем выделени  фронтов выходных сигналов разр дов счетчика 1 позвол ет исключить из состава устройства цифровые элементы с динамическими входами Iвыходами), При этом подключение входов сброса D-триггеров 2-к информа- ционному входу 6 умножител  обеспечивает формирование на выходах D-триггеров 2 импульсов длительностью, равной длительности паузы между входными импульсами умножител . Таким образом, указанное свойство предлагаемого устройства позвол ет проводить регулировку временных параметров его выходных сигналов без использовани  каких-либо внутренних регулировочных элементов.

Claims (1)

1. Формула изобретени 

   Двоичный умножитель, содержащий счетчик, логический элемент ИЛИ, управл ющие входы, информационный вход и выход, причем информационный вход умножител  соединен с тактовым входоп счетчика, а выход логического элемента ЩЩ  вл етс  выходом умножител , обличающийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  во можности изменени  длительности выходных импульсов путем регулировки длительности входных сигналов, в его состав введены D-триггеры по числу управл ющих входов, причем выходы р дов счетчика соединены с тактовыми входами соответствующих D-триггеров, информационные входы которых соеди- iнены с соответствующими управл ющими входами умножител , выходы подключены к входам логического элемента ИЛИ, а входы сброса объединены и соединены с информационным входом умножител .

   Составитель С.Сушко Редактор Н.Киштулннец Текред Л.Сердюкова Корректор О.Ципле

   Заказ 1785

   Тираж 565

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ C( 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

   Подписное