SU1571762A1

SU1571762A1 - Position-to-digital converter

Info

Publication number: SU1571762A1
Application number: SU884483993A
Authority: SU
Inventors: Сергей Аркадьевич Власюк
Original assignee: Предприятие П/Я Р-6930
Priority date: 1988-09-20
Filing date: 1988-09-20
Publication date: 1990-06-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при измерении высокодинамических перемещений. С целью повышени динамической точности преобразовател , содержащего синусно-косинусный датчик (СКД) 1, полосовой усилитель 2, генератор 17 импульсов, делитель 18 частоты, элемент 19 задержки, триггер 8, реверсивные счетчики 10, 14, 15, дешифратор 13, элементы И 11, 12, широтно-импульсный модул тор 16, введены аналоговый инвертор 3, АЦП 4, регистры 5, 6, сумматор 7, элемент И 20. За счет измерени сигнала рассогласовани два раза в течение одного периода опорной частоты СКД 1 преобразовател с помощью регистров 5, 6, АЦП 7 и одновибратора 9, сравнени их результатов в сумматоре 7 осуществл етс учет прогнозируемой ошибки преобразовател в следующем такте. 1 ил.The invention relates to automation and computing and can be used in the measurement of high-dynamic displacements. In order to increase the dynamic accuracy of a converter containing a sine-cosine sensor (ACS) 1, a bandpass amplifier 2, a pulse generator 17, a frequency divider 18, a delay element 19, a trigger 8, reversible counters 10, 14, 15, a decoder 13, And 11 elements , 12, pulse-width modulator 16, analog inverter 3, ADC 4, registers 5, 6, adder 7, and element 20 are introduced. By measuring the error signal twice during one period of the reference frequency of the ACS 1 of the converter, using registers 5 , 6, ADC 7 and one-shot 9, comparing their results in the adder 7 is carried out keeping the predicted error converter in the next cycle. 1 il.

Description

Изобретение относитс к автоматик и вычислительной технике и может быть использовано при измерении высокодинамических перемещений.The invention relates to automation and computing and can be used in the measurement of high-dynamic movements.

Цель изобретени - повышение динамической точности преобразоватеп .The purpose of the invention is to increase the dynamic accuracy of transducers.

На чертеже приведена функциональна схема преобразовател .The drawing shows the functional diagram of the Converter.

Преобразователь содержит синусно- косинусный датчик (СКД) 1, полосовой усилитель 2, аналоговый инвертор 3, аналого-цифровой преобразователь (АЦП) 4, регистры 5 и 6, сумматор 7, триггер 8, одновибратор 9, реверсив- ный счетчик 10, элементы И 11 и 12, дешифратор 13, реверсивные счетчики 114 и 15, широтно-импульсный модул тор 16, генератор 17 импульсов, делитель 13 частоты, элемент 19 задерж ки и элемент И 20.The converter contains a sine-cosine sensor (ACS) 1, a bandpass amplifier 2, an analog inverter 3, an analog-to-digital converter (ADC) 4, registers 5 and 6, an adder 7, a trigger 8, a one-shot 9, a reversible counter 10, and elements 11 and 12, a decoder 13, reversible counters 114 and 15, a pulse-width modulator 16, a pulse generator 17, a frequency divider 13, a delay element 19 and an AND element 20.

В известном устройстве применен итеративный метод измерени скорости: в каждом такте опорной частоты СКД реальна скорость перемещени датчика сравниваетс с содержанием внутреннего счетчика 10 скорости, и если они не равны, то сигнал рассог- Ласовани отличен от нул , внутрен- |ний счетчик скорости модифицируетс . Таким образом, чем больше отличаетс реальна скорость отображени в счетчике скорости преобразовател 9 тем большее врем потребуетс дл ее измерени , причем все это врем пре- образователь индицирует текущее положение с ошибкой.In the known device, an iterative speed measurement method is used: in each clock cycle of the ACS reference frequency, the actual speed of the sensor movement is compared with the content of the internal speed counter 10, and if they are not equal, the response signal is different from zero, the internal speed counter is modified. Thus, the more the actual display speed differs in the speed counter of the converter 9, the longer it will take to measure it, and all this time the converter indicates the current position with an error.

В предлагаемом устройстве измерение текущей скорости происходит за один такт опорной частоты СКД 1 на основе сравнени сиг.налов рассогласовани в конце 1-й и 3-й четвертей такта, так как сигналы запитки датчика в течение такта неизменны. Поэтому при любом изменении реальной скорости перемещени датчика ошибка в показани х преобразовател присутствует не более одного такта опорной частоты СКД 1.In the proposed device, the measurement of the current speed occurs in one clock cycle of the reference frequency of the ACS 1 based on a comparison of the error signal sig. At the end of the 1st and 3rd quarters of the clock, since the power signals of the sensor during the clock cycle are unchanged. Therefore, for any change in the actual speed of the sensor, the error in the readings of the converter is no more than one clock cycle of the ACS 1 reference frequency.

Преобразователь перемещени в код работает следующим образом.The motion to code converter operates as follows.

При перемещении подвижной части СКД 1 на его выходе возникает сигнал рассогласовани . Полосовой усилитель 2 усиливает сигнал рассогласовани и выдел ет первую гармонику этого сигнала. Инвертор 3 сдвигает его на 180е.When moving the movable part of the ACS 1, an error signal appears at its output. The bandpass amplifier 2 amplifies the error signal and extracts the first harmonic of this signal. Inverter 3 shifts it to the 180s.

Усиленный в инвертированный сигна рассогласовани поступает на вход АЦЦ 4 последовательного приближени , запускаемого импульсами с первого и второго выходов элемента 19 задержки , сдвинутыми относительно начала такта соответственно на 1/4 Т и 3/4 Т периода напр жени опорной частоты, объединенными элементом И 20. По задним фронтам этих импульсов в регистры 5 и 6 записываютс числа, пропорциональные амплитудам сигнала рассогласовани в конце 1-й и 3-й четвертей такта напр жени опорной частоты СКД соответственно.The amplified into the inverted error signal is fed to the input of the ACC 4 of the sequential approximation triggered by pulses from the first and second outputs of the delay element 19 shifted relative to the beginning of the clock by 1/4 T and 3/4 T of the reference frequency period of the reference voltage And 20. On the back edges of these pulses, the registers 5 and 6 record numbers proportional to the amplitudes of the error signal at the end of the 1st and 3rd quarters of the voltage cycle of the ACS reference frequency, respectively.

Цена младшего значащего разр да АЦП 4 равна изменению амплитуды сигнала рассогласовани при перемещении подвижной части СКД 1 на одну дискрету , поэтому каждое из этих чисел по абсолютной величине представл ет собой рассогласование между показани ми преобразовател и фактическим положением датчика в данн и конкретный момент (1/4 Т и 3/4 Т соответственно ) .The price of the least significant bit of the A / D converter 4 is equal to the change in the amplitude of the error signal when the moving part of the ACS 1 is moved by one discrete, therefore each of these numbers in absolute value represents the error between the readings of the converter and the actual position of the sensor in the data and a specific moment (1 / 4 T and 3/4 T, respectively).

Знак рассогласовани совпадает со знаком числа, вычисленного в момент 1/4 Т,The mismatch sign coincides with the sign of the number calculated at the moment 1/4 T,

На основании сравнени этих чисел в сумматоре, 7 вычисл етс скорость, с которой движетс датчик, и предсказываетс его положение в конце 1-й четверти следующего такта напр жени опорной частоты.Based on the comparison of these numbers in the adder, 7, the speed at which the sensor moves is calculated, and its position at the end of the 1st quarter of the next clock of the reference frequency is predicted.

Прогнозируема величина ошибки преобразовател в момент времени 5/4 Predicted value of converter error at time 5/4

А 5/4 -А 3/4 - (А 3/4 - А 1/4) A 5/4 -A 3/4 - (A 3/4 - A 1/4)

-2 А 3/4 + А 1/4, -2 A 3/4 + A 1/4,

(1)(one)

- абсолютные величины напр жени рассогласовани в моменты 1/4 Т и 3/4 Т напр жени опорной частоты соответственно в дискретах перемещени подвижной части СКД 1.- the absolute values of the error voltage at the moments of 1/4 T and 3/4 T of the voltage of the reference frequency, respectively, in discrete displacements of the moving part of the ACS 1.

она следующим обмированные в i-м оты СКД и хран 5 и 6, складываютпричем число, хра5 1 з it is followed by SKD, stored in the i-th interval, and stored 5 and 6, and the number is stored, which is stored 5 1 s

н щеес в регистре 5, сдвинуто относительно числа, хран щегос в регистре 6, на один разр д в сторону старших разр дов за исключением знакового разр да (см. выражение (1)). in register 5, shifted relative to the number stored in register 6, one bit in the direction of the higher bits except for the sign bit (see expression (1)).

По импульсу с выхода одновибрато- ра, запускаемого задним фронтом импульс с второго выхода элемента 19 задержки, результат заноситс в реверсивный счет- чик 10 (за исключением знакового разр да , который заноситс в триггер 8).By the pulse from the one-shot output triggered by the falling edge the pulse from the second output of the delay element 19, the result is entered into the reversible counter 10 (with the exception of the sign bit which is entered into the trigger 8).

На выходе дешифратора 13 по вл етс сигнал логической единицы, который удерживаетс до тех пор, пока на инкрементные .(или декрементные при отрицательном перемещении) входы реверсивных счетчиков 14 и 15 через элемент И 12 (или элемент И 11 при отрицательном перемещении) с выхода генератора 17 не поступит А 5/4 импульсов , т.е. пока содержимое реверсивного счетчика 10 не станет равным 0.At the output of the decoder 13, a signal of a logical unit appears, which is held until the incremental (or decremental with negative movement) inputs of the reversible counters 14 and 15 through the element 12 (or the element 11 with negative movement) from the generator output 17 A 5/4 pulses will not arrive, i.e. until the content of the reversible counter 10 becomes equal to 0.

В начале следующего, (i+1)-ro, так- та напр жени опорной частоты число, содержащеес в реверсивном счетчике 14 по импульсу с выхода делител 18 частоты заноситс в широтно-импульс- ный модул тор 16, который генерирует синусоидальный и косинусоидальный сигналы запитки СКД 1. Так как число, записанное в счетчике 14, точно соответствует внутришаговому положению датчика в момент времени 5/4 Т, сигнал рассогласовани на выходе датчика 1 в этот момент равен- О и содержимое реверсивного счетчика 15 точно соответствует текущему положению СКД 1, т.е. паразитный пробег преобразова- тел учитываетс и выбираетс в (i+1 )-м такте напр жени опорной частоты.At the beginning of the next, (i + 1) -ro, also the voltage of the reference frequency, the number contained in the reversing counter 14 is impulsed from the output of the frequency divider 18 into the pulse-width modulator 16, which generates sinusoidal and cosine-like signals powering the ACS 1. Since the number recorded in the counter 14 exactly corresponds to the intrastep position of the sensor at 5/4 T, the error signal at the output of sensor 1 at this moment is O, and the contents of the reversing counter 15 correspond exactly to the current position of the ACS 1, those. The parasitic path of the transducer is taken into account and is selected in the (i + 1) -th voltage reference cycle.

За счет того, что сигнал рассогласовани измер етс два. раза в такт и результаты измерени сравниваютс , измерение скорости перемещени производитс за один такт, что позвол ет повысить точность измерени при высо- кодинам№т:;ых перемещени х в 1,9 раза по сравнению с известным устройством. Due to the fact that the error signal is measured two. times per step and the measurement results are compared, the measurement of the speed of movement is carried out per stroke, which makes it possible to increase the measurement accuracy at high speeds: t: 1.9 times the movement by 1.9 times as compared with the known device.

Claims

(Formula of the invention

The displacement transducer into a code containing a sine-cosine sensor, the input of which is connected to the input of a band amplifier, a pulse generator, the output of which is connected to the input of a frequency divider and the first inputs of a pulse-width modulator and transducer

..

0

5 0 0

g q

five

626

the second and second elements And, the output of the frequency divider is connected to the input of the delay element and the second input of the pulse-width modulator, trigger, the first and second outputs of which are connected to the second inputs of the first and second elements And, respectively, the third inputs of which are connected to the output of the decoder and the outputs are connected to the first and second counting inputs of the first reversing counter, respectively, the jiepsoro outputs of the reversing counter are connected to the inputs of the decoder, the second reversing counter, the output of which is The dinene with the third input of the pulse-width modulator and the outputs of the remaining bits are with the input group of the pulse-width modulator whose outputs are connected to the inputs of the sine-cosine sensor, the outputs of the third reversible counter are the outputs of the converter, the same inputs of the second and third reversing counters are combined, respectively, characterized in that, in order to improve the dynamic accuracy of the converter, an analog inverter, an analog-to-digital converter, two registers, a third element are introduced into it The ent And, the one-shot, the output of the band-pass amplifier through an analog inverter is connected to the information input of the analog-digital converter, the outputs of which are connected to the information inputs starting from the second bit of the first register and the information inputs of the second register, the control inputs of which are connected to the first and second the outputs of the delay element, respectively, and the outputs are connected to the inputs of the adder, the output of the higher bit of which is connected to one input of the trigger, and the outputs. the remaining bits are connected to the installation inputs of the first reversible counter, the first and second outputs of the delay element are connected to the inputs of the third And element, the output of which is connected to the trigger input of the analog-digital converter, the second output of the delay element is connected to the other trigger input and the other input the input of the first reversible counter, the outputs of the first and second elements And are connected to the first and second inputs of the second reversible counter, respectively.