SU1566484A1 - Converter of serial binary code to bidirectional signal - Google Patents

Converter of serial binary code to bidirectional signal Download PDF

Info

Publication number
SU1566484A1
SU1566484A1 SU884473871A SU4473871A SU1566484A1 SU 1566484 A1 SU1566484 A1 SU 1566484A1 SU 884473871 A SU884473871 A SU 884473871A SU 4473871 A SU4473871 A SU 4473871A SU 1566484 A1 SU1566484 A1 SU 1566484A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
output
converter
trigger
Prior art date
Application number
SU884473871A
Other languages
Russian (ru)
Inventor
Владимир Дмитриевич Герасичкин
Валентин Михайлович Домнин
Николай Петрович Пузеев
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU884473871A priority Critical patent/SU1566484A1/en
Application granted granted Critical
Publication of SU1566484A1 publication Critical patent/SU1566484A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам передачи дискретной информации, и может быть использовано при сопр жении ЭВМ с каналами св зи. Изобретение позвол ет повысить быстродействие преобразовател . Преобразователь последовательного двоичного кода в бипол рный сигнал содержит генератор 1 импульсов, триггеры 2 и 11, передающий регистр 3, инвертор 4, линейный трансформатор 5, первый и второй ограничивающие элементы 6 и 7, первый и второй ключевой элементы 8 и 9, согласующий элемент 10, элементы И 12 и 13, элементы 2И-2И-ИЛИ-НЕ 14 и 15. 2 ил.The invention relates to computing technology, in particular, to devices for transmitting discrete information, and can be used to interface communication channels with a computer. The invention allows to increase the speed of the converter. Serial binary code converter to bipolar signal contains pulse generator 1, triggers 2 and 11, transmitting register 3, inverter 4, linear transformer 5, first and second limiting elements 6 and 7, first and second key elements 8 and 9, matching element 10 , elements And 12 and 13, elements 2I-2I-OR-NOT 14 and 15. 2 ill.

Description

Изобретение относится к вычислительной технике, а именно к устройствам передачи дискретной информации и может быть использовано при сопряжении ЭВМ с каналами связи.The invention relates to computing, and in particular to devices for transmitting discrete information and can be used when pairing a computer with communication channels.

Целью изобретения является повышение быстродействия преобразователя.The aim of the invention is to increase the speed of the Converter.

На фиг. 1 приведена блок-схема преобразователя; на фиг. 2 - временные диаграммы, поясняющие его работу.In FIG. 1 shows a block diagram of a converter; in FIG. 2 is a timing diagram explaining its operation.

Преобразователь последовательного двоичного коДа в биполярный сигнал содержит генератор 1 импульсов, первый триггер 2, передающий регистр 3, инвертор 4, линейный трансформатор 5, первый 6 и второй 7 ограничивающие, элементы, первый 8 и второй 9 ключевые элементы, согласующий элемент 10, второй триггер 11, первый 12 и второй 13 элемент И, первый 14 и второй 15 элементы 2И-2И-ИЛИ-НЕ. Кроме того, на фиг. 1 показаны информационный 16 и управляющий 17 входы преобразователя, потенциальный вход 18 преобразователя и шина 19 нулевого потенциала, а также выход 20 преобразователя.The serial binary COD to bipolar signal converter contains a pulse generator 1, a first trigger 2, a transmit register 3, an inverter 4, a linear transformer 5, the first 6 and second 7 limiting elements, the first 8 and second 9 key elements, the matching element 10, the second trigger 11, the first 12 and second 13 element AND, the first 14 and second 15 elements 2I-2I-OR-NOT. In addition, in FIG. 1 shows the information 16 and control 17 inputs of the Converter, the potential input 18 of the Converter and the bus 19 of zero potential, as well as the output 20 of the Converter.

На диаграммах (фиг.2) а - сигнал на входе 17; б - сигнал на выходе генератора 1; в, г - сигналы на прямых выходах триггеров 2 и 1 1 ; д, е - сигналы на выходах элементов 12 и 13; ж, з - сигналы включения ключевых элементов 8 и 9; и - сигнал на выходе 20.In the diagrams (figure 2) a is the signal at the input 17; b - signal at the output of the generator 1; c, d - signals at the direct outputs of triggers 2 and 1 1; d, e - signals at the outputs of the elements 12 and 13; g, s - turn-on signals of key elements 8 and 9; and - the signal at the output 20.

Преобразователь последовательного двоичного кода в биполярный сигнал работает следующим образом.The converter of the serial binary code into a bipolar signal operates as follows.

В линию связи выдается трехуровневый код, представленный положительным и отрицательным импульсами и отсутствием сигнала .Единичному биту информации в линии связи соответствует сигнал 1 на временной диаграмме , нулевому биту - сигнал ’Ό’’ .Перед началом работы сигнал на входе 1 7 находится в состоянии низкого логического уровня (Лог.0).A three-level code is presented in the communication line, represented by positive and negative pulses and the absence of a signal. A single bit of information in the communication line corresponds to signal 1 on the time diagram, the zero bit - signal 'Ό'. Before starting work, the signal at input 1 7 is in a low state logical level (Log. 0).

После параллельной загрузки передающего регистра 3 из тракта передачи очередной кодовой посылкой пусковой сигнал на входе 17 переводится в состояние высокого логического уровня ( Лог.'Ч) и формирует сигналы на выходах элементов 12 и 13 по фронтам синхроимпульсов от генератора 1. Пикл формирования этих сигналов составляет четыре периода То частоты генера тора 1. Первые два периода, соответствующие кодовым состояниям 10 триггеров 2 и 11 соответственно отведены для формирования импульсных сигналов в линии связи. Вторые два такта 01 и 00 отведены для Формирования паузы (отсутствия сигналов) в линии связи. Сдвиг информации в передающем регистре 3 осуществляется по срезу сигнала, соответствующего кодовому состоянию 11 триггеров 2 и 11. Информационные сигналы с выхода последовательного сдвига передающего регист— ра 3 и выхода инвертора 4 через элементы 2И-2И-ИЛИ-НЕ 14 и 15 осуществляют коммутацию сигналов на входы ключевых элементов 8 и 9.After parallel loading of the transmitting register 3 from the transmission path by the next code message, the trigger signal at input 17 is transferred to a high logic level (Log.'Ch) and generates signals at the outputs of elements 12 and 13 along the edges of the clock pulses from the generator 1. The peak of formation of these signals is four periods T about the frequency of the generator 1. The first two periods corresponding to the code states of 10 triggers 2 and 11, respectively, are allocated for the formation of pulse signals in the communication line. The second two measures 01 and 00 are reserved for the formation of a pause (absence of signals) in the communication line. The shift of information in the transmit register 3 is carried out by cutting the signal corresponding to the code state of 11 triggers 2 and 11. Information signals from the output of the serial shift of the transmit register 3 and the output of the inverter 4 through the elements 2I-2I-OR-NOT 14 and 15 carry out signal switching to the inputs of key elements 8 and 9.

В случае наличия на выходе передающего регистра 3 сигнала логической 1 сначала формируется сигнал включения ключевого элемента 8, представленный низким уровнем, а затем формируется сигнал включения ключевого элемента 9, представленный низким уровнем. Высокий уровень означает размыкание соответствующего ключевого элемента 8 или 9.If there is a logical 1 signal at the output of the transmitting register 3, the on-off signal of the key element 8, represented by a low level, is first generated, and then the on-off signal of the key element 9, represented by a low level, is formed High level means opening the corresponding key element 8 or 9.

II

При наличии на выходе передающего регистра 3 сигнала логического 0 первым по времени формируется сигнал включения ключевого элемента 9, а затем - ключевого элемента 8. При замыкании ключевого элемента 8 во вторичной обмотке линейного тансФорматора 5 формируется импульс положительной полярности. При этом ток протекает от входа 18 через согласующий элемент 10 (резистор), первичную обмотку трансформатора 5 и замкнутый ключевой элемент 8 к шине 19.If there is a signal of a logic 0 at the output of the transmitting register 3, the turn-on signal of the key element 9 is formed first, and then the key element 8 is formed. When the key element 8 is closed in the secondary winding of the linear dance transformer 5, a pulse of positive polarity is generated. When this current flows from the input 18 through the matching element 10 (resistor), the primary winding of the transformer 5 and the closed key element 8 to the bus 19.

При замыкании ключевого элемента |9 во вторичной обмотке трансформатора 5, аналогично формируется импульс отрицательной полярности. Ограничивающие элементы (диоды) 6 и 7 предохраняют ключевые элементы от выбросов напряжений в момент размыкания ключевых элементов 8 и 9. Выбросы обусловлены индуктивным характером нагрузки ключевых элементов 8 и 9. Согласующий элемент 10 обеспечивает согласование выходного сопротивления преобразователя с волновым сопротивлением линии связи и при коэффициенте трансформации, равном 1:1, должен быть равным волновому сопротивлению линии связи. Снятие сигнала на выходе означает окончание передачи кодовой посылки.When the key element | 9 is closed in the secondary winding of the transformer 5, a pulse of negative polarity is similarly formed. The limiting elements (diodes) 6 and 7 protect the key elements from voltage surges at the moment of opening the key elements 8 and 9. The emissions are due to the inductive nature of the load of the key elements 8 and 9. The matching element 10 ensures that the output impedance of the converter matches the wave impedance of the communication line and with the coefficient transformation equal to 1: 1 should be equal to the wave impedance of the communication line. Removing the output signal means the end of the transmission of the code message.

При преобразовании информации в биполярный сигнал (фиг. 2) единичный и нулевой биты передаются в линию связи в виде последовательности сигналов положительной и отрицательной полярности. Это исключает необходимость синхронной работы генераторов, находящихся на приемном и передающем концах линии связи. Таким образом, предлагаемый преобразователь не имеет ограничений по длине кодовой посылки, а скорость передачи информации ограничена лишь параметрами применяемой линии связи.When converting information into a bipolar signal (Fig. 2), the single and zero bits are transmitted to the communication line as a sequence of signals of positive and negative polarity. This eliminates the need for synchronous operation of generators located at the receiving and transmitting ends of the communication line. Thus, the proposed converter has no restrictions on the length of the code message, and the information transfer rate is limited only by the parameters of the used communication line.

Claims (1)

Формула изобретенияClaim Преобразователь последовательного двоичного кода в биполярный сигнал, содержащий генератор импульсов, выход которого соединен с С-входом первого триггера, передающий регистр, выход которого соединен с входом инвертора, линейный трансформатор, первый и второй выводы первичной обмотки которого соединены с соответствующими первыми выводами ограничивающих элементов и с первыми выводами ключевых элементов, вторые вывводы которых объединены и соединены с шиной нулевого потенциала, вторые выводы ограничивающих элементов объединены с первым выводом согласующего элемента и являются потенциальным входом преобразователя, второй вывод согласующего элемента подключен к третьему выводу первичной обмотки линейного трансформатора, выводы вто5 ричной ббмотки которого являются выходом преобразователя, информационные входы передающего устройства являются информационным входом преобразователя, отличающийся Ю тем, что, с целью повышения быстродействия преобразователя, в него введены второй триггер, элементы И и элементы 2И-2И-ИЛИ-НЕ, выходы которых соединены с третьими выводами одно15 именных ключевых элементов, прямой выход первого триггера соединен с Dвходом второго триггера и с первыми входами первого и второго элементов И, выход первого элемента И соединен 20 с первыми входами первого и второго элементов 2И-2И-ИЛИ-НЕ, выход второго элемента И соединен с вторыми входами первого и второго элементов 2И-2И-ИЛИ-НЕ и с синхровходом передающего регистра, выход инвертора соединен с третьими входами первого и второго элементов 2И-2И-ИЛИ-НЕ, четвертые входы которых подключены к выходу передающего регистра, прямой вы30 ход второго триггера соединен с вторым входом второго элемента И, инверсный выход второго триггера соединен с вторым входом первого элемента И и с D-входом первого триггера, С-вход 35 второго триггера подключен к выходу генератора импульсов, R-вход первого триггера объединен с R-входом второго триггера и является управляющим входом преобразователя.A serial binary code to bipolar signal converter comprising a pulse generator, the output of which is connected to the C-input of the first trigger, a transmitting register, the output of which is connected to the inverter input, a linear transformer, the first and second conclusions of the primary winding of which are connected to the corresponding first conclusions of the limiting elements and with the first conclusions of the key elements, the second conclusions of which are combined and connected to the bus of zero potential, the second conclusions of the limiting elements are combined with the first The output terminal of the matching element is the potential input of the converter, the second terminal of the matching element is connected to the third terminal of the primary winding of the linear transformer, the terminals of the secondary winding of which are the output of the converter, the information inputs of the transmitting device are the information input of the converter, characterized in that, in order to increase the speed of the converter, the second trigger, the And elements, and the 2I-2I-OR-NOT elements, the outputs of which are connected to the third conclusions, are introduced into it bottom 15 of the nominal key elements, the direct output of the first trigger is connected to the D input of the second trigger and the first inputs of the first and second elements AND, the output of the first element And is connected 20 to the first inputs of the first and second elements 2I-2I-OR-NOT, the output of the second element And is connected with the second inputs of the first and second elements 2I-2I-OR-NOT and with the sync input of the transmitting register, the inverter output is connected to the third inputs of the first and second elements 2I-2I-OR-NOT, the fourth inputs of which are connected to the output of the transmitting register, direct output WTO of the second trigger is connected to the second input of the second element And, the inverse output of the second trigger is connected to the second input of the first element And with the D-input of the first trigger, C-input 35 of the second trigger is connected to the output of the pulse generator, the R-input of the first trigger is combined with R- the input of the second trigger and is the control input of the Converter.
SU884473871A 1988-08-05 1988-08-05 Converter of serial binary code to bidirectional signal SU1566484A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884473871A SU1566484A1 (en) 1988-08-05 1988-08-05 Converter of serial binary code to bidirectional signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884473871A SU1566484A1 (en) 1988-08-05 1988-08-05 Converter of serial binary code to bidirectional signal

Publications (1)

Publication Number Publication Date
SU1566484A1 true SU1566484A1 (en) 1990-05-23

Family

ID=21395465

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884473871A SU1566484A1 (en) 1988-08-05 1988-08-05 Converter of serial binary code to bidirectional signal

Country Status (1)

Country Link
SU (1) SU1566484A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1394447, кл. Н 04 L 5/14, 1986. Авторское свидетельство СССР № 1193,834, кл. Н 04 L 5/14, 1985. *

Similar Documents

Publication Publication Date Title
US3986053A (en) Regenerator for pulse code modulation systems
SU1566484A1 (en) Converter of serial binary code to bidirectional signal
US3962647A (en) Biphase waveform generator using shift registers
US3172952A (en) Clock timing signal
US4231023A (en) Binary to ternary converter
SU1755374A1 (en) Bipolar code former
GB1014358A (en) Pulse converting system
CN109525227A (en) A kind of number isolation telecommunication circuit
SU1385315A1 (en) Digital information transceiver
SU1575321A1 (en) Device for conversion of linear signal
SU1758891A1 (en) Device for discrete information transfer
RU2218660C2 (en) Binary-to-bipolar code converter
US4996503A (en) Phase modulator circuit for encoding two binary digits per cycle of sine wave carrier
SU877757A1 (en) Dc voltage-to-ac voltage converter
SU720732A1 (en) Bipolar pulse former
SU1288928A1 (en) Device for transmission of phase-shift keyed signal
SU1363515A1 (en) Apparatus for transmitting information in pseudo-random signals
SU1145480A1 (en) Intersystem communication device
SU1691967A1 (en) Data transmission system
SU1141533A1 (en) Stabilized d.c.voltage converter
SU944136A1 (en) Cycle-wise synchronization device
SU1764160A1 (en) One side refusal logic element
RU2012146C1 (en) Device for transmitting and receiving digital signals
SU1631680A1 (en) One-channel device for control of pulse static converter
SU1356240A2 (en) Device for checking authenticity of information transmission by quasiternary code