SU1554135A1 - Quasisensor switch - Google Patents
Quasisensor switch Download PDFInfo
- Publication number
- SU1554135A1 SU1554135A1 SU884393828A SU4393828A SU1554135A1 SU 1554135 A1 SU1554135 A1 SU 1554135A1 SU 884393828 A SU884393828 A SU 884393828A SU 4393828 A SU4393828 A SU 4393828A SU 1554135 A1 SU1554135 A1 SU 1554135A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- cells
- cell
- output
- input
- resistor
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах ввода и вывода информации. Цель изобретени - расширение функциональных возможностей - достигаетс за счет выполнени первых диодов 5 чеек 2 светоизлучающими, а улучшение массо-габаритных показателей-за счет исключени из чеек 2 со 2-й по M-ю конденсаторов и введени в первую чейку 1 элемента НЕ 7, второго диода 8 и третьего резистора 6, а в остальные чейки 2 четвертого резистора 12. Устройство содержит первую чейку 1 и M-1 чеек 2, резисторы 10 и 11, причем перва чейка 1 содержит элемент И 4, выход которого через параллельно соединенные диод 5 в пр мом направлении, конденсатор 9 и последовательно соединенные элемент 7 НЕ и пр мовключенный диод 8 соединен с первым входом элемента И 4 чейки 1, остальные M - 1 чеек содержат кажда элемент И 4, диод 5, элемент 3 коммутации и резистор 12, включенный между общей шиной и первым входом соответствующего элемента И 4, вторым выходом соответствующего элемента 3 коммутации и катодом соответствующего первого диода 5, первый выход элемента 3 коммутации второй чейки 2 соединен со вторым входом элемента И 4 чейки 1 и через третий резистор 6 с общей шиной. 1 з.п. ф-лы, 1 ил.The invention relates to a pulse technique and can be used in input and output devices. The purpose of the invention — extending the functionality — is achieved by completing the first diodes of 5 cells 2 with light-emitting diodes, and the improvement in mass-dimensional performance is due to eliminating from cells 2 from the 2nd to Mth capacitors and introducing 1 HE cell 7 into the first cell. the second diode 8 and the third resistor 6, and in the remaining cells 2 of the fourth resistor 12. The device contains the first cell 1 and M-1 cells 2, resistors 10 and 11, and the first cell 1 contains the element 4, the output of which through parallel connected diode 5 downstream condensate op 9 and series-connected element 7 are NOT and the forward-connected diode 8 is connected to the first input of the element AND 4 cells 1, the remaining M - 1 cells contain each element 4, diode 5, switching element 3 and a resistor 12 connected between the common bus and the first the input of the corresponding element And 4, the second output of the corresponding switching element 3 and the cathode of the corresponding first diode 5, the first output of the switching element 3 of the second cell 2 is connected to the second input of the And 4 element of cell 1 and through the third resistor 6 to the common bus. 1 hp f-ly, 1 ill.
Description
1one
(2J)4393828/24-2J(2J) 4393828 / 24-2J
(22)17.03.88(22) 03/17/88
(46)30.03.90. Бюл. № J2(46) 03/30/90. Bul No. J2
(75)Е.А. Оленев(75) E.A. Deer
(53)621.32(088.8)(53) 621.32 (088.8)
(56)Авторское свидетельство СССР(56) USSR author's certificate
1257829, кл. Н 03 К 17/00, 1987. 1257829, cl. H 03 K 17/00, 1987.
(54) КВАЗИСЕНСОРНЫЙ ПЕРЕКЛЮЧАТЕЛЬ (57) Изобретение относитс к импульсной технике и может быть использовано в устройствах ввода и вывода информации . Цель изобретени - расширение Функциональных возможностей - достигаетс за счет выполнени пер(54) QUASISENSOR SWITCH (57) The invention relates to a pulse technique and can be used in information input and output devices. The purpose of the invention — extending the functionality — is achieved by completing
IL.Il.
LL.Ll.
7070
елate
СПSP
соwith
СЛSL
ШпвшShpshsh
BE)ix диодов 5 чеек 2 светоизлучаю- щими, а улучшение массогабаритных показателей - за счет исключени из чеек 2 со второй по М-ю конденса- торов и введени в первую чейку 1 элемента НЕ 7, второго диода 8 и третьего резистора 6, а в остальные М-1 чеек 2 четвертого резистора 12. Устройство содержит первую чейку. 1 и М-1 чеек 2, резисторы 10 и 11, причем перва чейка 1 содержит элемент И 4, выход которого через параллельно соединенные диод 5 в пр мом направлении, конденсатор 9 и последо вателъно соединенные элемент 7 НЕ иBE) ix of the diodes of 5 cells 2 are light-emitting, and the improvement of mass-dimensional parameters is due to the exclusion of cells 2 from the second M capacitor and the introduction of the HE 7 element in the first cell 1, the second diode 8 and the third resistor 6, and in the remaining M-1 cells 2 of the fourth resistor 12. The device contains the first cell. 1 and M-1 cells 2, resistors 10 and 11, and the first cell 1 contains an AND 4 element, the output of which is through a parallel-connected diode 5 in the forward direction, a capacitor 9 and the successively connected element 7 and NOT
Изобретение относитс к импульсной технике и мгжет быть использовано в устройствах ввода и вывода информации .The invention relates to a pulse technique and can be used in information input and output devices.
Цель изобретени - улучшение массогабаритных показателей, а также расширение Функциональных возможностей путем выполнени первых диодов чеек светоизлучающими.The purpose of the invention is to improve the mass and size parameters, as well as to expand the functionality by performing the first cell diodes with light-emitting diodes.
На чертеже приведена функциональна схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.
Устройство содержит первую чейку 1 сброса информации, остальные М-1 чейки 2, элемент 3 коммутации М-1 чеек 2, элемент И 4 М чеек, первый диод 5 М чеек, третий резистор 6 первой чейки 1, последовательно соединенные элемент НЕ 7 и второй диод первой чейки 1, конденсатор 9 перво чейки 1, первый и второй резисторы 10 и 11 соответственно, а также четвертый резистор 12 чеек 2. В М-1 чейках 2 первые выходы элементов 3 коммутации соединены с входами элементов 3 коммутации предыдущих чеек 2. Вторые выходы элементов 3 коммутации чеек 2 соединены с первыми входами соответствующих элементов И 4 и катодами соответствующих диодов 5. Вторые входы элементов И 4 чеек 2 соединены с первым входом элемента И 4 первой чейки 1 и через второй резистор 11 с обшей шиной. Вход элемента 3 коммутации М-й чейки 2 через первый резистор 10 соединен с положительной шиной питани . Первый выход элемента 3 коммутации второй чейки 2 соединен с vThe device contains the first cell 1 reset information, the remaining M-1 cells 2, the switching element 3 M-1 cells 2, the element And 4 M cells, the first diode 5 M cells, the third resistor 6 of the first cell 1, the series-connected element HE 7 and the second the diode of the first cell 1, the capacitor 9 of the first cell 1, the first and second resistors 10 and 11, respectively, as well as the fourth resistor 12 cells 2. In M-1 cells 2, the first outputs of the switching elements 3 are connected to the inputs of the switching elements 3 of the previous cells 2. The second the outputs of the elements of the 3 switching cells 2 are connected to the first in odes respective AND gates 4 and the cathodes of the respective diodes 5. Second inputs of AND gates 4 cells 2 are connected to a first input of AND 4 1 of the first cell and through the second resistor 11 to sheathe bus. The input of the switching element 3 of the M-th cell 2 through the first resistor 10 is connected to the positive power rail. The first output of the switching element 3 of the second cell 2 is connected to v
пр мовключенный диод 8 соединен с первым входом элемента И 4 чейки 1, остальные М-1 чеек содержат кажда элемент И 4, диод 5, элемент 3 коммутации и резистор 12, включенный между общей тиной и первым входом соответствующего элемента И 4, вторым выходом соответствующего элемента 3 коммутации и катодом соответствующего первого диода 5, первый выход элемента 3 коммутации второй чейки 2 соединен с вторым входом элмента И 4 чейки 1 и через третий резистор 6 с общей шиной. 1 ил.Directly connected diode 8 is connected to the first input of the element AND 4 cells 1, the remaining M-1 cells contain each element AND 4, diode 5, switching element 3 and resistor 12 connected between the common terminal and the first input of the corresponding element 4, the second output of the corresponding switching element 3 and the cathode of the corresponding first diode 5, the first output of the switching element 3 of the second cell 2 is connected to the second input of the I 4 terminal 4 and through the third resistor 6 to the common bus. 1 il.
5five
00
5five
00
5five
00
5five
вторым входом элемента И 4 первой чейки 1 и через третий резистор 6 с общей шиной. Конденсатор 9 включен параллельно последовательно соединенным элементу НЕ 7 и второму диоду 8 и включен между выходом и первым входом элемента И 4 чейки 1.the second input element And 4 of the first cell 1 and through the third resistor 6 with a common bus. The capacitor 9 is connected in parallel to the series-connected element HE 7 and the second diode 8 and is connected between the output and the first input of the AND 4 cell 1.
Устройство работает следующим образом .The device works as follows.
В момент включени питани конденсатор 10 чейки 1 сброса информации разр жен, поэтому на выходе соответствующего элемента И 4 и на объединенных входах элементов И 4 чеек 2 устанавливаетс логический О. На выходах элементов И 4 чеек 2 и на других их входах также О. Наличие О на выходе элемента И 4 чейки 1 способствует формированию высокого уровн напр жени на выходе элемента НЕ 7 и катоде диода 8,вследствие чего конденсатор 9 зар жаетс и нэ входе элемента И 4 чейки 1 по вл етс логическа 1. Вследствие того, что на другой вход элемента И 4 чейки 1 через первый резистор 10 и замкнутые контакты элементов 3 коммутации поступает напр жение электропитани 1 соответствующее уровню логической 1, элемент И 4 чейки 1 включаетс и на его выходе по вл етс высокий потенциал напр жени , который поступает на вход элемента НЕ 7 и через диод 5 чейки 1 на вход элемента И 4 чейки I и на объединенные входы i элементов И 4 чеек 2. Конденсатор 9 при этом разр жаетс , на выходе элемента НЕ 7 по вл етс О, но эле515At the time the power is turned on, the capacitor 10 of the information reset cell 1 is discharged, so a logical O is output at the output of the corresponding element 4 and 4 at the combined inputs of the elements 4 of the cells 4 and 2 and their other inputs also o. at the output of the element AND 4, cell 1 contributes to the formation of a high voltage level at the output of the element HE 7 and the cathode of diode 8, as a result of which the capacitor 9 is charged and the input of the element AND 4 of cell 1 appears logical 1. Due to the other input element and 4 che Ki 1 through the first resistor 10 and the closed contacts of the switching elements 3 enters the power supply 1 corresponding to the logic level 1, the element 4 of cell 1 is turned on and a high voltage potential appears at its output and goes through the diode 5 cells 1 to the input of the element AND 4 cells I and to the combined inputs i of the elements AND 4 cells 2. At the same time, the capacitor 9 is discharged, O, but Elea515 appears at the output of the element HE 7
мент И 4 чейки 1 остаетс включенным Состо ние чеек 2 не измен етс .Ment And 4 cells 1 remains on. The state of cells 2 does not change.
При нажатии на какую-либо кнопку элемента 3 коммутации в момент размыкани его нормально замкнутых контактов уровень напр жени логической 1 снимаетс с соответствуюшего элемента И 4 чейки 1, что ведет к формированию низкого уровн напр жени на его выходе, другом его входе, объединенных входах элементов И 4 чеек 2, выходах чеек 2 и на входе элемента НЕ 7. При этом чейки 2 обнул ютс , а на выходе элемента НЕ 7 и катоде диода 8 по вл етс высокий уровень напр жени , способствующий зар ду конденсатора 9. Врем зар да определ ет длительность импульса сброса необходимую дл выключени чеек 2. После зар да конденсатора 9 на всех объединенных входах элементов II 4 чеек 2 по вл етс логическа 1.When any button of the switching element 3 is pressed at the moment of opening its normally closed contacts, the voltage level of logical 1 is removed from the corresponding element AND 4 cells 1, which leads to the formation of a low voltage level at its output, its other input, the combined inputs of the elements And 4 cells 2, the outputs of cells 2 and the input element HE 7. At the same time the cells 2 are zeroed out, and at the output of the element HE 7 and the cathode of diode 8 there is a high voltage level contributing to the charge of the capacitor 9. The charge time is determined em duration necessary for the reset pulse turn-off cells 2. After charge capacitor 9 on all combined inputs II elements 2 to 4 cell is a logic 1.
В момент замыкани нормально разомкнутых контактов нажатого элемента 3 коммутации уровень напр жени электропитани поступает на вход элемента И 4 чейки 2, что ведет к по влению на его выходе и на выходе соответствующей чейки высокого уров- н напр жени , которое через соответствующий диод 5 поступает на первый вход соответствующего элемента И 4. После отпускани нажатого элемента 3 коммутации соответствующий элемент И 4, а следовательно, и соответствующа ему чейка 2 остаютс включенными. После того, как контакты элемента 3 коммутации этой чейки 2 занимают свое первоначальное поло- жение, на вход элемента И 4 чейки 1 поступает напр жение электропитани , при этом на его выходе по вл етс высокий уровень напр жени , которое также оказываетс на входе элемента НЕ 7 и на входе элементе И 4 чейки 1. Конденсатор 9 при этом разр жаетс , на выходе элемента НЕ 7 по вл етс О, но элемент И 4 чейки 1 остаетс включенным и логическа 1 на объединенных входах элементов И 4 чеек 2 поддерживаетс высоким уровнем напр жени на выходе элемента И 4 чейки I .At the moment of normally normally open contacts closing, the pressed switching element 3, the level of the power supply is fed to the input of the element AND 4 of cell 2, which leads to the appearance at its output and output of the corresponding cell of a high voltage level, which through the corresponding diode 5 enters the first input of the corresponding element AND 4. After releasing the pressed switching element 3, the corresponding element 4 and, consequently, the corresponding cell 2 remain switched on. After the contacts of the switching element 3 of this cell 2 occupy their initial position, the power supply voltage arrives at the input of the element 4 of the cell 1, and a high voltage level appears at its output, which also occurs at the input of the element NO. 7 and the input element AND 4 cells 1. The capacitor 9 is thus discharged, at the output of the element NOT 7 O appears, but the element AND 4 cells 1 remains on and logical 1 at the combined inputs of the elements AND 4 cells 2 item output And 4 cells I.
При нажатии другого элемента 3 коммутации с целью включени другой чейки 2 в момент размыкани соответствующих нормально замкнутых контактов на выходе чейки 1 формируетс When another switching element 3 is pressed to turn on another cell 2 at the moment of opening the corresponding normally closed contacts, the output of cell 1 is formed
356356
импульс сброса, который поступает на объединенные входы элементов И 4 чеек 2, вследствие чего чейка 2, включенна ранее, выключаетс . В момент замыкани нормально разомкнутых контактов нажатого элемента 3 коммутации включаетс друга чейка 2.a reset pulse, which is fed to the combined inputs of the elements AND 4 cells 2, whereby the cell 2, previously turned on, is turned off. At the instant of closing the normally open contacts of the pressed switching element 3, the other cell 2 is turned on.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884393828A SU1554135A1 (en) | 1988-03-17 | 1988-03-17 | Quasisensor switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884393828A SU1554135A1 (en) | 1988-03-17 | 1988-03-17 | Quasisensor switch |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1554135A1 true SU1554135A1 (en) | 1990-03-30 |
Family
ID=21361872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884393828A SU1554135A1 (en) | 1988-03-17 | 1988-03-17 | Quasisensor switch |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1554135A1 (en) |
-
1988
- 1988-03-17 SU SU884393828A patent/SU1554135A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1554135A1 (en) | Quasisensor switch | |
SU739720A1 (en) | Device for isolating single pulse from pulse train | |
SU1465964A1 (en) | Pulse shaper | |
CN211456988U (en) | Switch driving circuit of high-voltage pulse power supply | |
SU1450100A1 (en) | Overload-protected transistor switch | |
SU369711A1 (en) | ALL-UNION Jl.-l, 11 .; R? | |
SU744730A1 (en) | Permanent storage | |
SU1539990A1 (en) | Remote-controlled quazisensor switch | |
SU453804A1 (en) | MULTI-STABLE TRIGGER | |
SU968895A2 (en) | Device for registering contact bounce of cutouts | |
SU995331A1 (en) | Overload-protected transistorized switching device | |
SU1527708A1 (en) | Device for delaying fronts of pulse signals | |
SU1120487A1 (en) | Device for supperessing chatter | |
SU656188A1 (en) | Pulse generator | |
SU1200409A1 (en) | Versions of simulator of transient processes in network | |
SU993483A1 (en) | Ring pulse counter | |
SU1233273A1 (en) | Switching device | |
SU513504A1 (en) | Impulse potential logical element | |
SU785967A1 (en) | High-voltage pulse generator | |
SU616655A1 (en) | Shift register | |
SU1081778A1 (en) | Polyphase multivibrator | |
SU1539841A1 (en) | Shift register | |
SU1027802A1 (en) | D-flip flop | |
SU1631713A1 (en) | Multifunctional logic module | |
SU120368A1 (en) | Proximity switch cyclical action |