SU1465964A1

SU1465964A1 - Pulse shaper

Info

Publication number: SU1465964A1
Application number: SU874296914A
Authority: SU
Inventors: Александр Алексеевич Березкин; Ирина Арсеньевна Глаголевская; Григорий Владимирович Смирнов
Original assignee: Ленинградский Электротехнический Институт Связи Им.Проф.М.А.Бонч-Бруевича
Priority date: 1987-08-12
Filing date: 1987-08-12
Publication date: 1989-03-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано в преобразовател х логической информации . Цель изобретени - расширение функциональных возможностей за счет формировани выходного импульса по переднему или заднему фронту входного сигнала. Формирование выходного импульса по переднему фронту входного импульса осуществл етс при коммутации в коммутаторе 7 анода диода 6 к входной шине 8, а катода - к первр- . му входу элемента ИСКЛЮЧАЩЕЕ ИЛИ 5. При этом зар д конденсатора 4 осуществл етс быстрее, чем зар д конденсатора 3, в результате чего на входах элемента ИСКЛЮЧАЩЕЕ ИЛИ 5 присутствуют непродолжительное врем различные логические уровни. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 формируетс короткий выходной импульс.При обратной коммутации коммутатора 7 происходит формирование выходного импульса по заднему фронту входного импульса . Здесь разр д конденсатора 4 через диод 6 осуществл етс быстрее, чем разр д конденсатора 3 через резистор 1, в результате чего на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 присутствуют различные входные уровни, а на выходной шине 9 формируетс выходной импульс. Введение коммутатора 7, диода 6, резистора 2, конденсатора 4 с соответствующими св з ми позволило формировать импульсы по фронтам входного сигнала. 2 ил. а 9 (Л 4i О) СП со О) 4The invention relates to a pulse technique and can be used in logic information converters. The purpose of the invention is to expand the functionality by generating an output pulse on the leading or trailing edge of the input signal. The formation of the output pulse along the leading edge of the input pulse occurs when the anode of the diode 6 is switched in the switch 7 to the input bus 8 and the cathode to the primary. The input element is EXCLUSIVE OR 5. In this case, the charge of capacitor 4 is faster than the charge of capacitor 3, as a result of which for a short time different logic levels are present at the inputs of the element EXCLUSIVE OR 5. At the output of the EXCLUSIVE OR 5 element, a short output pulse is formed. When the commutator 7 is in reverse switching, an output pulse is formed along the trailing edge of the input pulse. Here, the discharge of capacitor 4 through diode 6 is faster than the discharge of capacitor 3 through resistor 1, with the result that at the inputs of the EXCLUSIVE OR 5 element there are different input levels, and an output pulse is formed on the output bus 9. Introduction of the switch 7, diode 6, resistor 2, and capacitor 4 with appropriate connections allowed the generation of pulses along the fronts of the input signal. 2 Il. a 9 (L 4i O) joint venture with O) 4

Description

Изобретение относитс к импульс- |ной технике и может быть использо- вано в преобразовател х логической информации.The invention relates to a pulse technique and can be used in logical information converters.

Цель изобретени - расширение об- |ласти применени формировател импульсов путем выбора фронта формиро- |вани выходного импульса.The purpose of the invention is to expand the scope of application of the pulse former by selecting the front of the formation of the output pulse.

На фиг. 1 изображена функциональ- |на схема формировател И1угпульсов; на фиг. 2 - временные диаграммы ра iботы.формировател импульсов.FIG. 1 shows the functional | on the circuit of the I1pulse puller; in fig. 2 - time diagrams of the pulse shaper operation.

Формирователь импульсов содержит |первый 1 и второй 2 резисторы, первый 3 и второй 4 конденсаторы, элемент |ИСКЛЮЧА1ЩЕЕ ИЛИ 5, диод 6, коммутатор 7, входную. 8, выходную 9 и общую 10 I шины.The pulse shaper contains the | first 1 and second 2 resistors, the first 3 and second 4 capacitors, the element | EXCLUSIVE OR 5, the diode 6, the switch 7, the input. 8, output 9 and total 10 I tires.

I Входна шина 8 соединена с п€фвыми выводами резисторов 1 и 2 и с перв1ым ВЫВОДОМ коммутатора 7, второй вьшод которого соединен с анодом диода.6, катод которого соединен с третьим выводом коммутатора 7, четвертый вывод которого соединен с вторым вьшодом резистора 2, с первым в зшодом конденсатора 4 и с первым входом элемента ИСЕСЛЮЧАЮЩЕЕ ИЛИ 5, второй вход которого соединен с вторым вьшодом резиетора 1 и с первым выводом конденсатора 3, вторые вьшоды конденсаторов 3 и 4 соединены с общей ш:иной 10, вы- .ход элемента ИСКЛЮЧАЩЕЕ ИЛИ 5 соединен с выходной шиной 9,I Input bus 8 is connected to the first pins of resistors 1 and 2 and to the first pin of the switch 7, the second pin of which is connected to the diode anode.6, the cathode of which is connected to the third pin of the switch 7, the fourth pin of which is connected to the second pin of the resistor 2, The first input of the capacitor 4 and the first input of the member EXECUTIVE OR 5, the second input of which is connected to the second output of the resistor 1 and the first output of the capacitor 3, the second output of the capacitors 3 and 4 are connected to the common w: another 10, the output of the element EXCLUSIVE OR 5 connected to output Noah bus 9,

Формирователь импульсов работает следующим образом.The pulse shaper operates as follows.

В случае коммутации анода диода 6 с входной шиной 8, а катода - с первым входом элемента ИСКПЮЧАЮЩЕЕ ИЛИ 5 резистор 2 зашунтирован диодом 6 дл положительного входного сигнала.In the case of switching the anode of the diode 6 with the input bus 8, and the cathode - with the first input of the element TAKEN-OUT OR 5, the resistor 2 is bounded by a diode 6 for a positive input signal.

При поступлении на вход формировател им.пульсов переднего фронта входного сигнала (фиг. 2,1 а) напр жение на втором входе элемента ИС1ШОЧАЮЩЕЕ ИЛИ 5 (фиг. 2.2а) нарастает медленнее , чем на первом входе (фиг. 2,За), поскольку сопротивление открытого диода 6 меньше сопротивлени резистора 2 и резистора 1. До тех пор, пока входное: напр жение на каком-либо входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 не достигнет порогового значени Upon (фиг, 2.2), на этом входе; существует уровень логического нул ,, Так-им образом , после поступлени на вход формировател импульсов переднего фронта входного импульса на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет присутствовать уровень логического нул (фиг. 2.2а), а на первом - уровень логической единицы (фиг.2,За). Это приведет к по влению йа выходе формировател импульсов уровн логической единицы (фиг. 2.4а). После того, как напр жение на втором входе элемента ИСКЛЮЧАЩЕЕ ИЛИ 5 превысит Unop , на обоих входах этого элемента будут иметь место уровни логической единицы j что вновь вызовет по вление логического нул на выходной шине 9.When the pulse of the front edge of the input signal (Fig. 2.1 a) arrives at the input of the imaging unit, the voltage at the second input of the element IS1 SHOCKING OR 5 (Fig. 2.2a) increases more slowly than at the first input (Fig. 2, Pro), since the resistance of open diode 6 is less than the resistance of resistor 2 and resistor 1. Until the input: the voltage at any input of the EXCLUSIVE OR 5 element reaches the threshold value Upon (FIG. 2.2), at this input; there is a logic zero level. Thus, after the leading edge of the pulse input pulse input to the input of the input pulse at the second input of the EXCLUSIVE OR 5 element, there will be a logic zero level (Fig. 2.2a), and at the first level - a logical unit (Fig. 2, for). This will lead to the appearance of the output of the pulse level generator of the logical unit (Fig. 2.4a). After the voltage at the second input of the EXCLUSIVE OR 5 element exceeds Unop, the levels of the logical unit j occur at both inputs of this element, which again causes the appearance of a logical zero on the output bus 9.

Когда на входную шину 8 поступит задний фронт входного имп ульса,диод 6 закроетс и перестанет шунтировать резистор 25 в результате чего разр ды конденсаторов 3 и 4 будут происходить с одинаковой скоростью. Поэтому на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будут одновременно суш;ествовать либо два уровн логического нул , либо два уровн логической единицы. В результате на выходе формировател импульсов будет посто нно иметь место уровень логического нул (фиг. 2, 4а) When the front edge of the input pulse arrives on the input bus 8, diode 6 closes and stops bridging the resistor 25, as a result of which the discharge of capacitors 3 and 4 will occur at the same speed. Therefore, at both inputs of the EXCLUSIVE OR 5 element, there will be at the same time sush; there will be either two levels of logical zero or two levels of logical one. As a result, the logical zero level will constantly take place at the output of the pulse former (Fig. 2, 4a).

При коммутации в коммутаторе 7 катода диода 6 с входной шиной 8, а анода- с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет происходить формирование выходного импульса по заднему фронту входного импульса, т.е. при поступлении входного импульса на входную шину 8 диод 6 будет закрыт, а напр жение на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет нарастать с той же скоростью, что и на втором входе. Следовательно, на обоих входах присутствуют либо два уровн логического нул , либо два уровн логической единицы. Лоэтому на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет присутствов ать уровень логического нул (фиг. 2.4б). Когда же на вход формировател импульсов поступает задний фронт входного .импульса, то диод 6 открываетс и шунтирует второй резистор 3, вследствие чего конденсатор 4 разр жаетс быстрее, чем конденсатор 3 (разр д, конценсаторов 3 и 4 осуществл етс через входную шину 8)J т.е. в течение некоторого времени на втором входе э.лемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет существовать уровень логической единицы, а на первом - уровень логического нул , что приводит к по влению на выходной шине 9 уровн логической единицы.When switching the switch 7 of the cathode of the diode 6 with the input bus 8, and the anode with the first input element EXCLUSIVE OR 5, the output pulse will be formed along the trailing edge of the input pulse, i.e. when the input pulse arrives at the input bus 8, the diode 6 will be closed, and the voltage at the first input of the EXCLUSIVE or 5 element will increase at the same speed as at the second input. Therefore, at both inputs there are either two levels of logical zero or two levels of logical one. Therefore, at the output of the EXCLUSIVE OR 5 element there will be a logical zero level (Fig. 2.4b). When the leading edge of the input pulse arrives at the input of the pulse driver, diode 6 opens and shunts the second resistor 3, as a result of which capacitor 4 discharges faster than capacitor 3 (discharge, concentrator 3 and 4 is through the input bus 8) J those. for some time at the second input of the EXCLUSIVE OR 5 element there will be a level of logical units, and at the first - a level of logical zero, which leads to the appearance of a level of logical units on the output bus 9.

Claims

The invention The pulse shaper containing the first capacitor, the first output of which is connected to the first input of the EXCLUSIVE OR element and through the first resistor - to the input bus, the output of the EXCLUSIVE OR element is connected to the output of the device, the second output of the first capacitor is connected to the common bus, characterized by that, in order to expand the field of application, a second

a resistor, a second capacitor, a switch, a diode, and the first output is second; resistor is connected to the input bus and to the first output of the switch, the second output of which is connected to the anode of the diode, the cathode of which is connected to the third output of the switch, the fourth output of which is connected to the second output of the second resistor,

we enter the EXCLUSIVE OR element and through the second capacitor - with the common bus of the device.

but

I S.

I

Phie. 2