Claims (1)
Формула изобретенияClaim
Генератор одиночного импульса, содержащий первый и второй инверторы, первую и вторую интегрирующие цепи, вход второго инвертора соединен с выходом второй интегрирующей цепи, отличающийся тем, что, с целью расширения функциональных возможностей генератора путем задержки формирования шпульса на ненормированное время, в него введены первый логический элемент 2И-НЕ, второй логический элемент 2И-НЕ с открытым коллектором и третий логический элемент 2И-НЕ, первый вход первого логического элемента 2Й-НЕ соединен с входной шиной, второй вход - с выходом первой интегрирующей цепи, выход первого логического элемента 2И-НЕ соединен с первым входом второго ло1547042 гического элемента 2И-НЕ и входом первого инвертора, выход которого соединен с первьм входом третьего логического элемента 2И-НЕ, выход второго логического элемента 2И-НЕ соединен с входом второй инвертирующей цепи, выход второго инвертора соедит нен с вторыми входами второго и третьего логических элементов 2И-НЕ, выход третьего логическогр элемента 2ИНЕ соединен с выходной шиной.A single pulse generator containing the first and second inverters, the first and second integrating circuits, the input of the second inverter is connected to the output of the second integrating circuit, characterized in that, in order to expand the functionality of the generator by delaying the formation of the pulse for an irregular time, the first logical element 2I-NOT, the second logic element 2I-NOT with an open collector and the third logic element 2I-NOT, the first input of the first logic element 2I-NOT connected to the input bus, the second input - with the output of the first integrating circuit, the output of the first logic element 2I-NOT connected to the first input of the second logical element 2I-NOT and the input of the first inverter, the output of which is connected to the first input of the third logical element 2I-NOT, the output of the second logic element 2I-NOT connected the input of the second inverting circuit, the output of the second inverter will connect with the second inputs of the second and third logic elements 2I-NOT, the output of the third logical element 2INE is connected to the output bus.