SU1541669A1

SU1541669A1 - Programmer

Info

Publication number: SU1541669A1
Application number: SU874228296A
Authority: SU
Inventors: Владимир Гарьевич Бремшмидт; Владимир Семенович Зайдель; Александр Николаевич Соколов
Priority date: 1987-02-27
Filing date: 1987-02-27
Publication date: 1990-02-07

Abstract

Изобретение относитс к вычислительной технике, а именно к устройствам, управл емым ЭВМ, и может быть использовано дл автоматизации процесса программировани и контрол микросхем программируемой логики. Цель изобретени - упрощение программатора и повышение его надежности - достигаетс за счет введени блока 20 формировани амплитудно-временных характеристик импульсов, состо щего из генератора 21, программируемого таймера 22, элемента И 23, счетчика 24, блока 25 посто нной пам ти. 1 ил.The invention relates to computer technology, in particular to devices controlled by a computer, and can be used to automate the process of programming and controlling programmable logic chips. The purpose of the invention is to simplify the programmer and increase its reliability is achieved by introducing a pulse amplitude characteristics forming unit 20 consisting of a generator 21, a programmable timer 22, an AND 23 element, a counter 24, a permanent memory unit 25. 1 il.

Description

Изобретение относитс к вычислительной технике, а именно к устройствам , управл емым ЭВМ, и может быть использовано дл автоматизации про- цесса программировани и контрол микросхем программируемой логики.The invention relates to computer technology, in particular to devices controlled by a computer, and can be used to automate the process of programming and controlling programmable logic chips.

Цель изобретени - упрощение программатора и повышение его надежности ,The purpose of the invention is to simplify the programmer and increase its reliability,

На чертеме приведена структурна схема программатора.The diagram shows the structural scheme of the programmer.

Программатор содержит первый 1 , второй 2 и третий 3 регистры, блок k электронных ключей, блок 5 токовых ключей, внутреннюю магистраль 6 данных и управлени , разъем 7 дл уста- ноаки ПЗУ, блок 8 контрол , блок 9 св зи с каналом ЭВМ, цифроаналоговые преобразователи 10-1, усилители 1 5 19 мощности, блок 20 формировани амплитудно-временных характеристик импульса, генератор 21, программируемый гаймер 22, элемент И 23, счетчик 2 ц и блок 25 посто нной пам ти. The programmer contains the first 1, second 2 and third 3 registers, electronic key block k, current key block 5, internal data and control line 6, slot 7 for ROM installation, control block 8, computer link block 9, digital-to-analog converters 10-1, power amplifiers 1 5 19, pulse amplitude-time characteristics block 20, generator 21, programmable timer 22, And 23 element, 2 c counter and Permanent memory block 25.

Устройство работает следующим образом .The device works as follows.

В посто нном запоминающем устройстве хран тс циклограммы импульсов, обеспечивающие программирование и контроль различных ТИПОЕЗ микросхем программируемой логики с В регистр 2 записываетс информаци , определ юща адрес программируемой чейки микросхемы, выходы регистра 2 соедин ютс с блоком k электронных ключей , входы питани которого подключены к выходам четвертого и п того усилителей мощности. Такое построение схемы позвол ет формировать на любом из шестнадцати адресных выводов необходимый уровень напр жени , а также комбинацию уровней на соседних выводах , что обеспечивает возможность программировани любых микросхем программируемой логики, в т ом числе ПЗУ ПИЗУ, ПЛМ, ПМЛ. Затем в младший байт регистра 3 при программировании микрсхем ПЗУ записываетс информации, предназначенна дл занесени в заданую чейку микросхемы, или адрес в случае программировани логической матрицы. Выходы регистра 3 подключаютс к блоку 5 токовых ключей, где в зависимости от кода, считанного из ПЗУ, формируетс необходимый дл программировани данного типа микросхем уровень тока.Pulse cyclograms are stored in the permanent memory device, which provide programming and control of various programmable logic chips. The register 2 records information defining the address of the programmable circuit chip, the outputs of register 2 are connected to the k electronic switch block, the power inputs of which are connected to the outputs fourth and fifth power amplifiers. Such a circuit allows generating at any of the sixteen address pins the required voltage level, as well as a combination of levels at the adjacent pins, which makes it possible to program any programmable logic chips, including the ROM of the PIZU, PLM, PML. Then, in the low byte of register 3, when programming the microchips of the ROM, information is written to be entered into the specified chip cell, or the address in the case of programming the logic array. The outputs of register 3 are connected to block 5 of the current switches, where, depending on the code read from the ROM, the current level required for programming this type of chip is formed.

0 0

с о § with about §

00

Длительность программируемых импульсов дл различных типов ПЗУ измен етс в широких пределах: от АО мкс (дл КР556 РТ7) до АОО мс (дл РТ1), поэтому дл формировани различных циклограмм из одной тактовой частоты необходимо иметь программируемый делитель частоты, Именно в таком режиме и работает программируемый таймер 22, на вход которого подаетс формируема генератором 21 тактова частота. С выхода таймера импульсы поступают на первый вход элемента И 23, другой вход которого вл етс разрешающим и подключен к выходу ПЗУ 25. В регистр 1 после этого записываетс стартовый адрес, который перезаписываетс е счетчик 2 с начальной установкой и на выходе ПЗУ 25 по вл етс информаци , соответствующа этому адресу. На втором входе элемента И 23 по вл етс разрешение, и тактовые импульсы с выхода таймера 22 проход т на вход счетчика 2. Выходы последнего вл ютс адресными входами ПЗУ 25 и таким образом происходит развеотка циклограммы импульсов , начина со стартового адреса до окончани периода программирующего импульса, ког, а пропадает сигнал разрешени на втором входе элемента И 23.The duration of programmable pulses for various types of ROM varies widely: from AO µs (for CR556 PT7) to AOO ms (for PT1), therefore, to generate different waveforms from a single clock frequency, it is necessary to have a programmable frequency divider. programmable timer 22, to the input of which a clock frequency 21 is generated by a generator. From the timer output, the pulses go to the first input of the AND 23 element, the other input of which is enabling and connected to the output of the ROM 25. Register 1 then records the starting address, which is overwritten by the counter 2 with the initial setting and at the output of the ROM 25 information corresponding to this address. At the second input of the element And 23, a resolution appears, and the clock pulses from the output of timer 22 pass to the input of counter 2. The outputs of the latter are the address inputs of ROM 25 and thus the pulse pattern is expanded, starting from the starting address before the end of the programming pulse period , and, and the resolution signal disappears at the second input of the element And 23.

Режим считывани реализуетс аналогично и имеет лишь другой стартовый адрес. Информаци с выводов разъема 7 дл установки программируемой МС поступает в блок 8 контрол , а затем - на вторую группу входов регистра 3 откуда затем считываетс через блок 9 св зи с каналом в микро-ЭВМ.The read mode is similar and has only a different starting address. Information from the pins of the connector 7 for installation of the programmable MS goes to the control unit 8, and then to the second group of inputs of the register 3 from where it is then read through the communication unit 9 with the channel in the micro-computer.

II

Claims

Invention Formula

A programmer containing three registers, an interface unit, two key blocks, a control unit, five digital converters and five power amplifiers, the first group of inputs and outputs of the address, information and control of the interface block are programmer inputs and outputs, the second group of inputs - the outputs of the address, information and control of the interface block are connected by fc with the corresponding inputs-outputs of the first, second and third registers; information outputs of the second and third registers are connected to information inputs of the first and second the key blocks, the outputs of the first key block are respectively the programmer's output outputs, the outputs of the second key block are connected to the inputs of the control unit and are information outputs of the programmer, the outputs of the control unit are connected to the second group of information inputs of the third register, the outputs of each digital-to-analog output

The first, second, third, fourth and fifth converters are connected to the inputs of the respective power amplifiers, the fourth and fifth power amplifiers are connected to the control inputs of the first key block, the first, second and third power amplifiers are control mode outputs, differ-

y and with the fact that, in order to simplify the programmer and increase its reliability, a block of the formation of the amplitude-time characteristics of the pulses, consisting of a generator, a programmable timer, is introduced into it,

And, a counter and a fixed memory block, some groups of outputs of which are connected to information inputs of digital-to-analog converters, another group of outputs connected to control inputs of a second key block, generator output connected to a counting input of a timer, whose operation and control inputs connected to the second group of information outputs and controlling the interface block, the timer output is connected to the first input of the element I, the second input of which is connected to the input of the initial setup of the first register and t By the output of the fixed memory unit, the output of the element I is connected to the counting input of the counter, the inputs of the initial value and control settings of which are connected to the information outputs of the first register, to the second group of outputs of the interface block, the information outputs of the counter are connected to the address inputs of a constant storage device.