SU1534724A1 - Digital speed governor - Google Patents
Digital speed governor Download PDFInfo
- Publication number
- SU1534724A1 SU1534724A1 SU874364818A SU4364818A SU1534724A1 SU 1534724 A1 SU1534724 A1 SU 1534724A1 SU 874364818 A SU874364818 A SU 874364818A SU 4364818 A SU4364818 A SU 4364818A SU 1534724 A1 SU1534724 A1 SU 1534724A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- inputs
- Prior art date
Links
Landscapes
- Control Of Eletrric Generators (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано дл управлени электродвигател ми посто нного тока. Цель изобретени - повышение точности регулировани . Устройство содержит входной формирователь 1, синхрогенератор 2, блок 3 управлени , выход которого подключен к буферному регистру 12 и триггеру 15. Входы сумматора 13 подключены к выходам регистра 12 и счетчика 9. Выход сумматора 13 подключен к входу счетчика 11. Цифровой регул тор скорости имеет комбинированный закон регулировани - пропорциональный и астатический. Величину заданного статизма выбирают из анализа допустимых динамических характеристик. 2 ил.The invention relates to electrical engineering and can be used to control DC motors. The purpose of the invention is to improve the accuracy of regulation. The device contains an input driver 1, a synchronizing generator 2, a control block 3, the output of which is connected to the buffer register 12 and the trigger 15. The inputs of the adder 13 are connected to the outputs of the register 12 and the counter 9. The output of the adder 13 is connected to the input of the counter 11. The digital speed controller has the combined law of regulation is proportional and astatic. The value of a given statism is chosen from the analysis of permissible dynamic characteristics. 2 Il.
Description
сдsd
00 Фь00 fi
1one
tt
JibJib
Изобретение относитс к электротехнике и может быть использовано в Промышленных и т говых электроприводах .The invention relates to electrical engineering and can be used in industrial and commercial electric drives.
Цель изобретени - повышение точности регулировани .The purpose of the invention is to improve the accuracy of regulation.
На фиг. 1 приведена схема цифрового регул тора скорости; на фиг. 2 - временна диаграмма работы регул тора .FIG. 1 shows a digital speed controller; in fig. 2 - time diagram of the regulator.
Цифровой регул тор скорости содержит входной формирователь синхро- генератор 2 блок 3 управлени , первый 4, второй 5, третий 6 и четвертый 7 элементы ИЛИ, первый 8S второй 9, третий 10 и четвертый 11 счетчики, буферный регистр 12, сумматор 13, первый 14, второй 15, третий 16 и четвертый 17 триггеры и элемент 18 задержки . При этом выход входного формировател 1 соединен с первым входом блока 3 управлени , первым элементом ИЛИ 4 и вычитающим счетным входом второго счетчика 9. Выход iсинхрогенератора 2 соединен с первым элементом ИЛИ 4 и вторым входом блока 3 управлени , первый выход которого соединен с входом С второго 1 5 и третьего 16 триггеров и входом разрешени записи буферного регистра 12, второй выход - с входом разрешени записи третьего счетчика 10 и входом R первого триггера 14, третий выход - с вторым входом входного формировател 1. Выход первого элемента ИЛИ 4 соединен :о счетчьми входами первого счетчика 8 и третьего счетчика 10, п старших разр дов которого соединены с вторым элементом ИЛИ 5, m младших -с m входами буферього регистра 12, а выход переноса - с входом С первого триггера 14. Первый выход первого счетчика 8 соединен с суммирующим счетным входом второго счетчика 9, второй выход - с входом четвертого элемента ИЛИ 7, третий выход со счетным входом четвертого счетчика 11 и через элемент 18 задержки с входом S четвертого триггера 17. Выход второго элемента ИЛИ 5 соединен с входом второго триггера 15, выход которого соединен с входом третьего элемента ЩИ 6, выход которого соединен с входом четвертого элемента ИЛИ 7 и вхо дом Сброс второго счетчика 9, m выхо дов которого соединены с m входами сумма тора 13, другие m входов которого соединены cm выходами буферного регистра 12,The digital speed controller contains the input driver synchronization generator 2 control unit 3, first 4, second 5, third 6 and fourth 7 elements OR, first 8S second 9, third 10 and fourth 11 counters, buffer register 12, adder 13, first 14 , second 15, third 16 and fourth 17 triggers and delay element 18. The output of the input shaper 1 is connected to the first input of the control unit 3, the first element OR 4 and the subtractive counting input of the second counter 9. The output of the synchronous generator 2 is connected to the first element OR 4 and the second input of the control unit 3, the first output of which is connected to the second input C 1 5 and the third 16 flip-flops and the write enable input of the buffer register 12, the second output with the write enable input of the third counter 10 and the input R of the first trigger 14, the third output with the second input of the input driver 1. The output of the first element OR 4 is connected: about the counter inputs of the first counter 8 and the third counter 10, the higher bits of which are connected to the second element OR 5, m younger ones - with m inputs of the buffer register 12, and the transfer output - with input C of the first trigger 14. First output the first counter 8 is connected to the summing counting input of the second counter 9, the second output is connected to the input of the fourth element OR 7, the third output with the counting input of the fourth counter 11 and through the delay element 18 to the input S of the fourth trigger 17. The output of the second element OR 5 is connected to the input second trig Hera 15, the output of which is connected to the input of the third element SHI 6, the output of which is connected to the input of the fourth element OR 7 and the input Reset of the second counter 9, whose outputs m are connected to the m inputs sum of the torus 13, the other m inputs of which are connected cm outputs of the buffer register 12,
- -
, ,
10ten
1515
2020
2525
30thirty
3535
4040
4545
5050
5555
a m выходов с m входами четвертого счетчика 11, счетный вход которого соединен с выходом четвертого элемента ИЛИ, а выход переноса - с входом С четвертого триггера 17. Вход D первого триггера 14 соединен с общей шиной питани , а выход - с входом D третьего триггера 16, выход которого соединен с входом третьего элемента ИЛИ 6 и входом R четвертого триггера 17, D-вход которого соединен с общей шиной, а выход через усилитель 19 мощности соединен с объектом 20 регулировани .am outputs with m inputs of the fourth counter 11, the counting input of which is connected to the output of the fourth element OR, and the transfer output - to the input C of the fourth trigger 17. Input D of the first trigger 14 is connected to the common power bus, and the output to the input D of the third trigger 16 the output of which is connected to the input of the third element OR 6 and the input R of the fourth trigger 17, the D input of which is connected to the common bus, and the output through the power amplifier 19 is connected to the control object 20.
Регул тор работает следующим образом .The regulator works as follows.
На входной формирователь 1 поступает сигнал с датчика оборотов объекта 20 регулировани , в частности это может быть переменное напр жение с выхода генератора переменного тока (фиг. 2а), насаженного на вал двигател посто нного тока, скорость вращени которого регулирует предлагаемый регул тор. Это возможно потому, что частота переменного напр жени генератора однозначно св зана со скоростью вращени двигател . Входной формирователь 1 формирует пр моугольные импульсы (фиг. 26)с периодом входного сигнала и длительностью, определ емой импульсом с третьего выхода блока 3 управлени (фиг. 2е). По ним блок 3 управлени вырабатывает три управл ющих импульса. Импульсы с выхода входного формировател 1 блокируют работу первого 8 и третьего 10 счетчиков. В чх отсутствие содержимое третьего счетчика 10 декремен- гируетс с частотой синхрогенератораThe input driver 1 receives a signal from the speed sensor of the control object 20, in particular, it may be an alternating voltage from the output of the alternator (Fig. 2a), mounted on the shaft of a direct current motor, the speed of rotation of which is controlled by the proposed regulator. This is possible because the frequency of the alternating voltage of the generator is uniquely related to the speed of rotation of the engine. The input driver 1 generates rectangular pulses (Fig. 26) with the period of the input signal and the duration determined by the pulse from the third output of the control unit 3 (Fig. 2e). According to them, the control unit 3 generates three control pulses. The pulses from the output of the input shaper 1 block the operation of the first 8 and third 10 counters. In the absence of the contents of the third counter 10 is decremented with the frequency of the clock generator
2 (фиг. 2в), а первый счетчик 8 рабоi2 (FIG. 2c), and the first counter is 8
тает в режиме делител частоты. Циклmelts in the frequency divider mode. Cycle
измерени длительности периода входного сигнала начинаетс с записи в третий счетчик 10 по импульсу (Фиг. 2д) с второго выхода блока 3 управлени числа К, код которого задаетс на n+m параллельных входах счетчика 10measuring the duration of the period of the input signal begins with recording to the third counter 10 by pulse (Fig. 2e) from the second output of the control unit 3 the number K, the code of which is set on the n + m parallel inputs of the counter 10
к т„/ге -i- ьи/тс,to t „/ gay-iyi / ts,
где Г - номинальное значение периода регулируемой частоты; U Г - допустимое отклонение регулируемого периода от номина-( ла или статизм регулировани ; Гс - период синхрогенератора.where G is the nominal value of the adjustable frequency period; U G is the permissible deviation of the regulated period from the nominal (ala or regulation statism; Gs is the period of the synchronous generator.
Так как содержимое счетчика 10 декрементируетс между импульсами, следующими с выхода входного формировател 1, период следовани равен пе- g риоду входного сигнала, то на момент перезаписи во втором счетчике 9 находитс число з где Киг,м Since the contents of counter 10 are decremented between pulses following from the output of input driver 1, the follow-up period is equal to the period of the input signal, then at the time of rewriting in the second counter 9 there is the number where Kig, m
а лъ текущее измеренное значение регулируемого периода. Ю and l the current measured value of the adjustable period. YU
В пределах заданного статизма регулировани число М может принимать знаЧеНИЯ 06M 2iP/Tc .Within the limits of a given statism of regulation, the number M can take on the value 06M 2iP / Tc.
Таким образом число М определ ет отклонение регулируемого периода от номинала.Thus, the number M determines the deviation of the adjustable period from the nominal value.
1515
В том случае, если ТИ}М велико и вышло из заданного статизма, т.е. на выходе переноса счетчика 10 по вл етс импульс, устанавливающий первый триггер 14 в единицу. Сб раЪы- ваетс этот триггер по импульсу с второго выхода блока 3 управлени (фиг. 2д).In the event that TI} M is large and out of the given statism, i.e. a pulse appears at the transfer output of counter 10, setting the first trigger 14 to unity. This trigger is triggered by a pulse from the second output of control unit 3 (Fig. 2e).
Если значение мало, т.е. MS 52АТ/ТС, то на выходе второго элемента ИЛИ 5, на момент по влени импульс ( фиг. 2г) на первом выходе блока 3 управлени - единица, котора переписываетс во второй триггер 15, как и содержимое первого триггера 14 в третий триггер 16 по импульсу (фиг. 2г) с первого выхода блока 3 управлени .If the value is small, i.e. MS 52AT / TC, then at the output of the second element OR 5, at the time of the appearance of a pulse (Fig. 2d) at the first output of control unit 3 is a unit that is rewritten into the second trigger 15, as well as the contents of the first trigger 14 into the third trigger 16 along pulse (Fig. 2d) from the first output of control unit 3.
Таким образом, единица на выходе третьего элемента ИЛИ 6 свидетельству ет о выходе Ти,м из заданного статизма .Thus, the unit at the output of the third element OR 6 testifies to the exit of Ti, m from the given statism.
Число М по импульсу (фиг. 2г) записываетс в буферный регистр 12, и в том случае, если Тизм находитс в пределах статизма, число М складываетс с содержимым второго счетчика 9 на сумматоре 13. Результаты осложне-- ни - число L записываетс в четвер - тый счетчик 11 по импульсу с третьего выхода первого счетчика 8, работающего в режиме делител частоты. Частота F.y следовани этого импульса определ ет частоту переключений усилител 19 мощности и выбираетс разработчи- ком на этапе проектировани . Причем , где Р - целое число, a FC 1 /Гс .The pulse number M (Fig. 2d) is written into the buffer register 12, and if Tism is within the limits of statism, the number M is added to the contents of the second counter 9 on the adder 13. The results are complicated — the number L is written in four - the th counter 11 pulse from the third output of the first counter 8, operating in the mode of the frequency divider. The frequency F.y of the following pulse determines the switching frequency of the power amplifier 19 and is selected by the designer at the design stage. Moreover, where P is an integer, a FC 1 / Gs.
Четвертый счетчик I1 декрементиру- . етс импульсами с второго выхода первого счетчика 8 с частотой F, причем 2 AI The fourth counter I1 decrementiru-. pulses from the second output of the first counter 8 with a frequency F, and 2 AI
F КF k
g g
5five
00
5five
00
Счетчик 11 декрементируетс лишь в том случае, если находитс в пределах заданного статизма регулировани и на выходе третьего элемента ИЛИ 6 - нол ь.Counter 11 is decremented only if it is within the prescribed statism of regulation and at the output of the third element OR 6 is zero.
В этом случае импульс на выходе переноса четвертого счетчика 11 по витс через врем С L/F.In this case, the pulse at the output of the transfer of the fourth counter 11 is through the time C L / F.
В начале каждого периода частоты Fa четвертый триггер 17 через элемент 18 задержки устанавливаетс по входу S в единицу и через врем сбрасываетс в ноль по входу С импульсом, приход щим с выхода переноса счетчика 11 . Таким образом, на выходе четвертого триггера 17 формируетс последовательность широтно-модулированных импульсов управлени с длительностью, определ емой величиной отклонени регулируемого периода от номинала, и частотой , задаваемой на этапе проектировани . Эти импульсы через усилитель 19 мощности подаютс на объект 20 регулировани .At the beginning of each period of the frequency Fa, the fourth trigger 17, via delay element 18, is set to input S to one and after time is reset to zero to input C with a pulse coming from the transfer output of counter 11. Thus, at the output of the fourth trigger 17, a sequence of width-modulated control pulses is formed with a duration determined by the deviation of the adjustable period from the nominal value and the frequency specified at the design stage. These pulses are fed through power amplifier 19 to control object 20.
Если значение Ти%м велико и , четвертый триггер 17 сбрасываетс в .ноль по входу R.If the value of Ti% m is large and, the fourth trigger 17 is reset to .nol on input R.
Если значениеIf value
Тц5М мало и М TC5M is small and M
2&Т2 & T
5 five
0 0
g g
00
5five
то триггер 17 устанавливаетс в единицу по входу S и так как счетчик 1I заблокирован до конца регулируемого периода по тактовому входу, он не сбрасываетс по входу С в ноль, тем самым обеспечиваетс изменение коэффициента заполнени от нул до единицы . Описанное выше относитс к пропорциональному каналу регулировани скорости .then the trigger 17 is set to one at input S, and since the counter 1I is blocked until the end of the adjustable period at the clock input, it is not reset at input C to zero, thereby providing a change in the fill factor from zero to one. The above described refers to a proportional speed control channel.
На суммирующий счетный вход второго счетчика 9 поступают импульсы с первого .выхода первого счетчика 8, частота следовани которых равна номинальному значению регулируемой частоты: FH 1/Гн, на вычитающий счетный вход второго счетчика 9 поступают импульсы с частотой FM}M 1/Ги%м Если Т„,м находитс в пределах заданного статизма , то счетчик 9 не блокируетс по входу Сброс и при этом содержимое этого счетчика возрастает при и уменьшаетс при nP44eM M° жет быть как отрицательным числом, т.е. старший разр д равен единице, так и положительным - старший разр д равен нулю, В случае выполнени равенства содержимое счетчикаThe summing counting input of the second counter 9 receives pulses from the first output of the first counter 8, the frequency of which is equal to the nominal value of the adjustable frequency: FH 1 / H, the subtracting counting input of the second counter 9 receives pulses with a frequency of FM} M 1 / Gi% m If T ", m is within the specified statism, then the counter 9 is not blocked by the Reset input, and the contents of this counter increase with and decrease with nP44eM M ° being a negative number, i.e. senior bit is one, and positive - high bit is zero. In case of equality, the contents of the counter
9 не мен етс . Таким образом, цифровой регул тор скорости с органом сравнени в виде реверсивного счетчика обладает астатической характеристикой .9 does not change. Thus, a digital speed controller with a comparison organ in the form of a reversible counter has an astatic characteristic.
Содержимое счетчика 9 корректирует Цисло М так, что ь число L в уста- овившемс режиме обеспечивает такой Коэффициент заполнени импульсов уп- J Давлени , при котором значение РМ9М равно номиналу.The contents of the counter 9 corrects the C number M so that the L number in the established mode provides such a Filling factor of the pulses up to J Pressure, at which the PM9M value is equal to the nominal value.
Цифровой регул тор скорости имеет Комбинированный закон регулировани - йропордиональный и астатический, тем Самым гарантируютс высокие динамические и точностные характеристики. Йри этом регул тор имеет только цифровой тракт обработки информации, что Значительно повышает точность регули- 2 ровани в широком диапазоне температур упрощает регул тор и повышает его надежность. Величину заданного статиз- ма выбирают из анализа допустимых динамических характеристик и должного 2 запаса по устойчивости всей системы регулировани , тем самым существенно расшир етс область применени регул тора . The digital speed controller has a combined law of regulation, iropordional and astatic, thereby guaranteeing high dynamic and accuracy characteristics. This controller has only a digital information processing path, which significantly improves the control accuracy over a wide temperature range, simplifies the controller and increases its reliability. The value of a given statistic is chosen from the analysis of admissible dynamic characteristics and a proper 2 margin for stability of the entire control system, thereby significantly expanding the scope of application of the regulator.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874364818A SU1534724A1 (en) | 1987-12-11 | 1987-12-11 | Digital speed governor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874364818A SU1534724A1 (en) | 1987-12-11 | 1987-12-11 | Digital speed governor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1534724A1 true SU1534724A1 (en) | 1990-01-07 |
Family
ID=21350202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874364818A SU1534724A1 (en) | 1987-12-11 | 1987-12-11 | Digital speed governor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1534724A1 (en) |
-
1987
- 1987-12-11 SU SU874364818A patent/SU1534724A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1182986, кл. Н 02 Р 7/00, 1984. Вогорад Г.З., Киблицкий В.А. Цифровые регул торы и измерители скорое- ти.-Энерги , 1966, с. 39. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4134106A (en) | Absolute resolver angle to digital converter circuit | |
FR1454917A (en) | Stepper motor and step sensor | |
JPS5826589A (en) | Ac servo driving device | |
SU1534724A1 (en) | Digital speed governor | |
US4737700A (en) | Method and circuit for driving a stepping motor | |
SU526066A2 (en) | Frequency multiplier | |
SU760392A1 (en) | Device for control of power-diodes of m-phase voltage regulator | |
SU1649521A1 (en) | Device to adjust temperature | |
SU898580A1 (en) | Device for stabilizing dc electric motor rotational speed | |
SU771837A1 (en) | Device for control of dc electric drive | |
SU1524027A1 (en) | Digital frequency regulator | |
SU1522176A1 (en) | Discrete-proportional - integral rotational speed governor | |
SU1297226A1 (en) | A.c.voltage-to-digital converter | |
SU1596446A2 (en) | Digital multiplier of recurrence rate of periodic pulses | |
SU845247A1 (en) | Device for control of valve-type converter | |
SU1239625A1 (en) | Device for measuring and registering interior angle of synchronous electric machine | |
SU705598A1 (en) | Synchronization device with constant anticipation time | |
SU628498A1 (en) | Function generator for width-modulated signals | |
SU881619A1 (en) | Digital tachnometer | |
SU543011A1 (en) | Memory device | |
SU748270A1 (en) | Digital meter of deviation of frequency from rating | |
SU894769A1 (en) | Shaft angular position-to-code converter | |
SU824436A1 (en) | Percentage digital measuring converter | |
SU610072A1 (en) | Drive synchronizing device | |
SU1002965A1 (en) | Device for measuring dc electrical machine armature angular speed |