SU1534682A1 - Ограничитель пускового тока инвертора - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано в устройствах защиты инверторов напр жени  с внешним возбуждением от перенапр жений на их входе. Цель изобретени  - обеспечение защиты инвертора от перенапр жений. Цель достигаетс  за счет того, что управл ющие импульсы, включающие инвертор 16, формируютс  при напр жении на конденсаторе 7, не меньшем порога срабатывани  компаратора 13 включени , соответствующего минимально необходимому напр жению включени  инвертора 16, и не большем порога срабатывани  компаратора 12 выключени , равного максимально допустимому входному напр жению инвертора 16, при котором последний нормально функционирует, а его технические характеристики соответствуют техническим услови м. 3 ил.

Description

Изобретение относитс  к электротехнике и может быть использовано в устройствах защиты инверторов напр жени  с внешним возбуждением от перенапр жений на их входе,

Цель изобретени  - обеспечение защиты инвертора от перенапр жений на его входе.

На фиг.1 приведена функциональна  схема ограничител ; на фиг,2 - функциональна  схема формировател  управл ющих импульсов; на фнг.З - диаграммы , по сн ющие работу ограничител  пускового тока.

Ограничитель пускового тока содержит коммутирующий транзистор 1 (фиг,1), резисторы 2-6, конденсатор 7, стабилитрон 8, управл ющий транПервый выход делител  11 напр жени  подключен к пр мому входу компаратора 12 выключени , инвертирующий

вход которого подключен к второму выходу делител  11 и к пр мому входу компаратора 13 включени , инвертирующий вход которого подключен к третьему выходу делител  11, выходы компараторов включени  13 и выключени  12 подключены к входам элемента И 14, а выходы формировател  15 управл ющих импульсов подключены к управл ющим входам инвертора 16.

Блок 10 управлени  не представл ет технический трудностей дл  практической реализации Так, делитель 11 представл ет собой набор из трех резистнвных делителей,, каждый из

зистор 9 и пускового блок 10 управле- 20 которых состоит из двух последовательни , состо щий из делител  11 напр жени , компараторов выключени  12 и включени  13 и последовательно соеди ненных элемента И 14 и формировател  15 управл ющих импульсов. Нагрузкой 25 ограничител   вл етс  входна  силова  цепь инвертора 16 с внешним возбуждением , подключенна  параллельно конденсатору 7, при этом инвертор 16 выполнен по двухтактной схеме.30

Транзистор 1 подключен коллектором к положительному выходу источника питани  (U&(), а эмиттером - через первый резистор 2 к эмиттеру управл ющего транзистора 9, к первому входу делител  11 напр жени  блока 10 управлени , к отрицательному выводу дополнительного источника питани  (Мдоп ) и к положительному выводу конденсатора 7, второй вывод которого соединен с отрицательным выводом источника UBx« Положительный вывод дополнительного источника питани  идоп подключен через второй резистор 5 к базе коммутирующего транзистора 1 и к коллектору управл ющего транзистора 9. Балластный резистор 3 подключен параллельно транзистору 1, Между эмиттером транзистора 1 и базой транзистора 9 включен третий резистор 6, Последовательна  цепь из четвертого резистора 4 и стабилитрона 8 включена между коллектором транзистора 1 и базой транзистора 9, Между двум  другими входами делител  И напр жени  блока 10 управлени  включен источник опорного напр жени  U „  .

5

5 0

0

5

но соединенных резисторов. Первый и второй делители служат дл  формировани  пороговых напр жений дл  ком- паратотэов II и 13, а третий делитель предназначен дл  преобразовани  высокого измен ющегос  напр жени  на конденсаторе 7 ограничител  в низкое измен ющеес  напр жение с посто нным коэффициентом делени , подаваемое на вторые входы компараторов.

Делители выбраны так, чтобы опорное напр жение дл  компаратора 12 выключени  было больше, чем опорное напр жение дл  компаратора включени . Тогда напр жение срабатывани  компаратора 12 выключени  всегда больше напр жени  срабатывани  компаратора 13 включени ,

Формирователь i 5 функционально может состо ть из последовательно соединенных релаксационного генератора 17, детектора 18 и генератора 19 импульсов (фиг.2),

Ограничитель работает следующим образом.

В исходном состо нии напр жение на клеммах UB, , идоп и Uon (фиг,1) равно нулю. В момент включени  на

клеммы U

вх

U

дои

и Uon подаетс  на-

0

пр жениеs причем . Вследствие того, что напр жение стабилизации , стабилитрона Ug намного меньше

U

ех

в цепи, образованной резисто5

ром 4, стабилитроном 8 и переходом база - эмиттер транзистора 9f течет ток, который переводит управл ющий транзистор 9 в режим насыщени . В результате транзистор 9 зашунтирует переход база-эмиттер транзистора 1,

5

перевед  его в закрытое состо ние. Это соответствует началу первого этапа зар да конденсатора 7 (фиг.З, момент tu). Зар дной цепью на этом этапе  вл етс  цепь, состо ща  из резисторов 3 и 2 (фиг„1), причем значение сопротивлени  резистора 3 намного больше, чем резистора 2, и поэтому величина тока зар да конденсатора 7 на этом этапе в основном определ етс  резистором 3.

На делитель 11 блока 10 управлени  подаетс  опорное напр жение Uuj, (входы 1 и 3) и напр жение с положительного вывода конденсатора 7 (вход 2). В соответствии с алгоритмом работы блока 10 управлени , начина  с момента времени t0 и до момента нарастани  напр жени  на конденсаторе 7 до величины U8M (фиг.З, точка С), на выходах формировател  15 блока 10 управлени  от сутствуют управл ющие импульсы и инвертор 16 находитс  в выключенном состо нии. Это св зано с тем, что пока напр жение на первом входе делител  11 напр жени  равно нулю или остаетс  меньше значени  U8KA напр жение на втором выходе делител  11 напр жени  остаетс  меньше пороговых значений компараторов 12 и 13. При этом на выходе компаратора 12 выключени  присутствует уровень логической единицы (фиг,3s), а на выходе компаратора 13 включени  - уровень логического нул  (фиг.Зг).Элемент И находитс  в состо нии, при котором на его выходе - уровень логического нул  (фиг.Зд), запрещающий работу формировател  15.

В конце первого этапа зар да конденсатора 7 (фиг.За, точка А) напр г- жение на конденсаторе превышает по крайней мере половину U&x,падение напр жени  на резисторе 4 уменьшаетс  и ток базы транзистора 9 начинает уменьшатьс . При этом ток, протекающий в резисторе 5, начинает перераспредел тьс  между цепью базы транзистора 1 и цепью коллектора транзистор 9. Вследствие этого транзистор 1 начинает постепенно открыватьс , а ток в нем растет (фиг.З, промежуток времени t, - 14) .

С момента открывани  транзистора 1 (фиг.З, точка А) начинаетс  второй этап зар да конденсатора 7. На этом этапе ток зар да определ етс  внут346826

ренним сопротивлением транзистора 1 и резистора 2. По достижении током,

протекающим в резисторе 2, значени  г 10гр ( точка В) на нем создаетс  падение напр жени , достаточное дл  прекращени  процесса перераспределени  тока, протекающего в резисторе 5, между транзистором 9 и базой

to транзистора I за счет тока, протекающего в.резисторе 6.

Вследствие этого в момент времени ta транзистор 1 переходит в режим ограничени  тока, а транзистор 9 пере

15 ходит в линейный режим работы, В этих режимах транзисторы 1 и 9 наход тс  до окончани  зар да конденсатора 7.

На интервале времени t t3 конденсатор 7 зар жаетс  посто нным

0 током, а напр жение на конденсаторе 7 (в точке С) достигает уровн  Uei,A. При этом напр жение на втором выходе делител  напр жени  становитс  достаточным дл  срабатывани  компарато-

25 ра 13 включени , на выходе которого формируетс  уровень логической единицы (фиг.Зг), вызывающий срабатывание элемента И, на выходе которого формит руетс  также уровень логической еди0 ницы (фиг.Зд), разрешающий работу формировател  15 блока 10 управлени , который начинает генерировать на выходах парафазные управл ющие импульсы (фиг.Зе и ж), включающие ин35 вертор 16.

В формирователе 15 осуществл етс  гальваническа  разв зка между силовыми и управл ющими входами инвертора,

о необходима  Дл  его нормальной работы. Разв зка осуществл етс  путем преобразовани  логического сигнала с выхода элемента И 14 во вход щем в функциональную схему формировател  15

5 релаксационном генераторе 17 (фиг,2) в напр жение высокой частоты, передачи его через трансформатор и детек- тировани - детектором 18, с выхода которого первоначальный логический ,

0.сигнал воздействует на генератор 19,

Инвертор 16 в момент времени t3 начинает потребл ть ток, что приводит к снижению крутизны зар да конденсатора 7, процесс зар да которого

е кончаетс  в точке D, При этом напр жение на конденсаторе 7 достигает номинального значени  UOHOM. В точке I) ток зар да конденсатора снижаетс  до нул  и через транзистор 1 и ре

зистор 2 протекает ток IHOW который потребл ет инвертор 16. На этом заканчиваетс  второй этап зар да конденсатора 7.

Так как уровень тока, потребл емого инвертором 16, значительно ниже уровн  ограничени  I , падение на- пр; жени  на резисторе 2 в точке D снижаетс  до значени , достаточного запирани  транзистора 9, и весь ток, протекающий через резистор 5, тцчет в цепь базы транзистора 1. Вследствие этого транзистор 1 пере- хо|дит в режим насыщени . На этом заканчиваетс  этап пуска, схема переходит в установившийс  режим работы. В этом режиме ограничитель находитс  пр°и любых значени х напр жени  на кон д нсаторе 7, т.е. , входного напр жени  инвертора, лежащих между значени ми

et( ис макс. Аоп

При возникновении перенапр жени 

н4 входе ограничител  пускового тока, т|е. увеличени  входного напр жени  до уровн , при котором напр жение на конденсаторе 7 достигает значение U л макс.дйп при этом напр жение на вы 2 делител  1 1 становитс  доста- тфчным дл  срабатывани  компаратора 1 выключени , на выходе которого формируетс  уровень логического нул  (иг.Зв), вызывающий обратное переклю элемента И 14, на выходе которо гО формируетс  уровень логического нул  (фиг.Зд), запрещающий работу формировател  15 управл ющих импуль- с0в блока 10 управлени . Таким обра- на управл ющий вход инвертора 16 перестают подаватьс  управл ющие ийпульсы и он оказываетс  выключенным После прекращени  действи  перенапр жени  (фиг.За, точка F), т.е. при уменьшении входного напр жени  инвертора до уровн  максимально допустимо- г° ис«акс.доп напр жение на выходе 2 делител  11 блока 10 управлени  уменьшаетс  до уровн  срабатывани  компаратора 12 выключени , он возвращаетс  в исходное состо ние и инвертор 16 снова включаетс  в работу. При дальнейшем снижении напр жет, на конденсаторе 7 до значени  Uа«л (фиг.З, точка К) и ниже, что может лроизойти в случае уменьшени  напр жени  Uex или при коротком замыкании на выходе ограничител , напр жение На выходе 2 делител  11 снижаетс  до значени , достаточного дл  возвраще

Q . л

5

5

0

5

ни  компаратора I3 включени  в исходное состо ние (фиг.Зг), на его выходе формируетс  уровень логического нул , который передаетс  через элемент И 14 на вход формировател  управл ющих импульсов 15 и вызывает сн тие управл ющих импульсов с инвертора 16 и, таким образом, его выключение,

Дл  большинства распространенных , инверторов напр жени  (кроме одно- тактных) амплитуда напр жени  на его силовых ключах, работающих в режиме переключений, т.е. во включенном состо нии инвертора, по крайней мере в два раза больше, чем амплитуда напр жени  на закрытых ключах, т.е. в выключенном состо нии инвертора, что обусловлено спецификой работы инвертора и наличием индуктивностей рассе ни  силового трансформатора. Поэтому в предлагаемом устройстве при возникновении перенапр жений на входе работающего инвертора 16 при его выключении (отсутствии управл ющих импульсов) амплитуда напр жени  на силовых ключах инвертора уменьшаетс  вдвое, тем самым защища  ключи от вторичного пробо , В однотактных же инверторах в выключенном состо нии амплитуда напр жени  на его силовом ключе и вовсе равна нулю.

Такой способ защиты инвертора от перенапр жений на входе эффективен при входных напр жени х от до Чгном гДе И ном номинальное значение входного напр жени , которое реально может иметь место в существующих электрических сет х.

Предлагаемое устройство сохран ет качества известного, заключающиес  в том, что при высоком входном напр жении исключаетс  выделение большой мощности рассе ни  в цепи зар да конденсатора 7 на первом этапе пуска за счет исключени  протекани  через эту цепь тока нагрузки и большой мощности рассе ни  в цепи зар да конденсате ра 7 на втором этапе пуска за счет того, что транзистор 1 включаетс  тогда, когда напр жение на нем становитс  по крайней мере меньше половины входного напр жени , а постепенно нарастающий ток транзистора 1 достигает максимального значени  1огр тогда, когда напр жение между его коллектором и эмиттером становитс  малым в сравнении с Uex.

Предлагаемое устройство приобретает новое качество, заключающеес  в том, что при высоких входных напр жени х , превышающих допустимое дл  инвертора 16, т,е. когда возникает перенапр жение на входе инвертора , блок 10 управлени  выключает инвертор и тем самым, как было показано , защищает его.

Claims (1)

1. Формула изобретени 

   Ограничитель пускового тока инвертора , содержащий включенную между положительным и отрицательным выводами источника питани  цепь из последовательно соединенных коммутирующего транзистора, первого резистора и конденсатора, выводы которого пред- назначены дл  подключени  к силовым входам инвертора, последовательную цепь из второго резистора и управл ющего транзистора, подключенную к

   выводам дополнительного источника пи- 25 входам инвертора, отличаю- тани , третий резистор, включенный между эмиттером коммутирующего транзистора и базой управл ющего транзистора , коллектор которого соединен с базой коммутирующего транзистора, 30 балластный резистор, включенный параллельно коммутирующему транзистору цепь из последовательно соединенных четвертого резистора и стабилитрона,

   щ и и с   тем, что, с целью обесп чени  защиты от перенапр жений на входе инвертора, введен элемент И, а порог срабатывани  компаратора в ключени  выбран равным максимально пустимому входному напр жению инве тора, причем первый и второй входы элемента И соединены с выходами ко раторов выключени  и включени 

   включенную между коллектором коммути- 35 (Соответственно, а выход - с входом рующего и базой управл ющего транзис- формировател  управл ющих импульсов.

   0

   5 0

   торов, причем анод стабилитрона соединен с базой управл ющего транзистора , эмиттер которого соединен с общей точкой первого резистора и конденсатора, пусковой блок управлени , содержащий делитель напр жени , первый и второй входы которого соединены с положительным и отрицательным выводами источника опорного напр жени , третий вход - с эмиттером управл ющего транзистора, первый выход соединен с пр мым входом компаратора выключени , второй - с инверсным входом компаратора включени , порог срабатывани  которого выбран равным минимально необходимому напр жению включени  инвертора, инверсный и пр мой выходы компараторов выключени  и включени  соответственно соединены с третьим выходом делител  напр жени , формирователь управл ющих импульсов , выходы которого предназначены дл  подключени  к управл ющим

   входам инвертора, отличаю-

   щ и и с   тем, что, с целью обеспечени  защиты от перенапр жений на входе инвертора, введен элемент И, а порог срабатывани  компаратора выключени  выбран равным максимально допустимому входному напр жению инвертора , причем первый и второй входы элемента И соединены с выходами компараторов выключени  и включени 

   €ыход1

   Я/г.2

   %/

   Ж

   t{ 3 5

   WU2.3

   f

   Ъ t