SU1534510A2 - Посто нное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и  вл етс  усовершенствованием посто нного запоминающего устройства по а.с. N 746730. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что устройство содержит ключевой элемент 10 и триггер 11. Элемент 10 и триггер 11 автоматически обеспечивают определенную последовательность подачи напр жени  питани  на формирователи 9 и второй дешифратор 8. В результате отпадает необходимость использовани  второго источника питани . 1 ил.

Description

§

Д. I «

fc

сл

СО

СЛ

1Ч

Изобретение относитс  к автоматике и вычислительной технике, предназначено : дл  построени  посто нных запоминающих устройстп с низкой потребл емой мощностью и  вл етс  усовершенствованием устройства по авт. св. К 746730.

Целью изобретени   вл етс  повышение надежности устройства.

На чертеже представлена блок-схема посто нного запоминающего устройства .

ПЗУ содержит накопитель 1, состо щий из запоминающих модулей 2, первый регистр 3 адреса, второй регистр 4 адреса, первый дешифратор 5, регистр 6 признаков, третий регистр 7 адреса со вторым дешифратором 8, формирователи 9, ключевой элемент 10, триггер 11, источник питани  (не показан).

Посто нное запоминающее устройство работает следующим образом,

В начальный момент времени питание подаетс  на регистры 3, 4, 6 и 7, дешифратор 5. Напр жение на выходе элемента 10 отсутствует. При достижении напр жени  питани  источника питани  Е порога срабатывани  (напр жени , при котором дешифратор 8 и формирователи 9 работают устойчиво) происходит срабатывание триггера 11 (Шмидта) и его выходной сигнал включает элемент 10, через первый вход которого на выход ступе чато подаетс  напр жение на шину питани  дешифратора 8 и первую шину питани  формирователей 9, при этом питание на запоминающие модули 2 не подаетс . При поступлении адреса на регистры 3, 4 и 7 в соответствии с кодом регистра 7 дешифратор 8 вклю10

15

20

25

30

35

40

чает соответствующий формирователь 9, который подает питание от источника на необходимый столбец накопител  1. Код регистра 3 определ ет выбор строки накопител  1, а соответствующа   чейка в запоминающих модул х 2 выбираетс  дешифрацией состо ни  содержимого регистра 4. Питание на группу запоминающих модулей 2 подаетс  кратковременно и считанна  информаци  строки переписываетс  в регистр 6 признаков, где и хранитс  необходимое врем . При необходимости регистр 6 признаков может быть установлен в нуль подачей сигнала на шину сброса.

Введение триггера 1I и ключевого элемента 10 позвол ет исключить второй источник питани  и в свою очередь сн ть требование обеспечени  определенной последовательности включени  источников питани . Потребл ема  мощность снижена, так как исключен мощный источник питани , что весьма существенно при создании маломощных ЭВМ.

Claims (1)

1. Формула изобретени 

   Посто нное запоминающее устройство по авт. св. № 746730, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит триггер и ключевой элемент, выход которого соединен с шиной питани  второго дешифратора и вторыми шинами питани  формирователей , информационный вход триггера подключен к шине питани  устройства и соединен с первым входом ключевого элемента, второй вход которого соединен с выходом триггера.