SU1527641A1 - Device for formation of route of message - Google Patents
Device for formation of route of message Download PDFInfo
- Publication number
- SU1527641A1 SU1527641A1 SU884377928A SU4377928A SU1527641A1 SU 1527641 A1 SU1527641 A1 SU 1527641A1 SU 884377928 A SU884377928 A SU 884377928A SU 4377928 A SU4377928 A SU 4377928A SU 1527641 A1 SU1527641 A1 SU 1527641A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- register
- outputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в цифровых сет х св зи, в том числе в сет х ЭВМ, дл вычислени оптимальных маршрутов передачи сообщений. Целью изобретени вл етс повышение точности формировани маршрута. Дл обеспечени работы устройства требуютс минимальный расход пропускной способности каналов св зи и незначительные затраты производительности вычислительного устройства на прием служебной информации о текущем состо нии загрузки сети. Существенными отличительными признаками изобретени в сравнении с известными устройствами вл етс наличие сдвигающего регистра, группы элементов И, ИЛИ, элементов задержки, шифратора, триггера управлени , новых функциональных св зей, которые в совокупности с известными блоками и функциональными св з ми обеспечивают достижение положительного эффекта. Характерными особенност ми предлагаемого устройства вл ютс его высока экономичность по потреблению сетевых ресурсов и учет полной информации по загрузке всех узлов сети. 1 ил.The invention relates to computing and can be used in digital communication networks, including computer networks, to calculate the optimal message transmission paths. The aim of the invention is to improve the accuracy of the formation of the route. In order to ensure the operation of the device, a minimum expenditure of bandwidth of the communication channels and an insignificant performance expense of the computing device are required to receive service information about the current state of the network load. Essential features of the invention in comparison with the known devices are the presence of a shift register, a group of elements AND, OR, delay elements, an encoder, a control trigger, new functional connections that together with known blocks and functional connections ensure the achievement of a positive effect. Characteristic features of the proposed device are its high efficiency in the consumption of network resources and the accounting of complete information on the loading of all network nodes. 1 il.
Description
Изобретение относитс к вычислительной технике и предназначено дл применени в устройствах коммутации сообщений и пакетов в сет х ЭВМ.The invention relates to computing and is intended for use in devices for switching messages and packets in computer networks.
Целью изобретени вл етс повышение точности формировани маршрута.The aim of the invention is to improve the accuracy of the formation of the route.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Устройство содержит входной регистр 1, буферный регистр 2, блок 3 групп элементов И, дешифратор 4, схему 5 сравнени , группу 6 элементов И, регистр 7 состо ни , группы 8 и 9 элементов И, группу 10 злементов ИЛИ, блок 11 групп элементов И, элемент ИЛИ 12, элемент И 13, сдвиговый регистр 14, элементы 15-17 задержки, элемент ИЛИ 18, триггер 19, элемент И 20, генератор 21 импульсов, блок 22 пам ти, выход 23 сообщени устройства , входы 24 состо ни узлов устройства , информационный вход 25 устройства , выход 26 окончани , вход 27 установки, вход 28 пуска, вход 29 выдачи устройства.The device contains an input register 1, a buffer register 2, a block of 3 groups of elements AND, a decoder 4, a comparison circuit 5, a group of 6 elements AND, a state register 7, groups of 8 and 9 elements AND, a group of 10 elements OR, a block of 11 groups of elements AND , element OR 12, element AND 13, shift register 14, delay elements 15-17, element OR 18, trigger 19, element AND 20, pulse generator 21, memory block 22, device message output 23, device node status inputs 24 , informational input 25 of the device, output 26 of the end, input 27 of the installation, input 28 of the start, input 29 of the output of devices but.
Количество буферных регистров блока 2 и групп злементов И блока 3 соответствует количеству соседних узлов коммутации дл данного узла. Число разр дов в регистре 7 состо ни узлов равно п-1, где п - общее число узлов коммутации в сети передачи данных.The number of buffer registers of block 2 and groups of elements And block 3 corresponds to the number of neighboring switching nodes for a given node. The number of bits in the register of 7 nodes is n-1, where n is the total number of switching nodes in the data network.
елate
INP INP
ОдOd
3Число групп элементов И блока 11 равно М, а число разр дов сдвигового регистра 14 составл ет , где М - число фиксированных маршрутов дл каждого адреса узла назначени . Устройство работает следующим образом .3 The number of groups of elements And block 11 is M, and the number of bits of the shift register 14 is, where M is the number of fixed routes for each destination node address. The device works as follows.
Сообщение по входу 25 поступает в регистр 1. Одновременно с ним на вход подаетс управл ющий импульс, перевод щий триггер 19 в единичное состо ние. Адрес узла назначени прин того сообщени поступает на адресный вход блока 22 пам ти. Количество строк равно (n-l)xM, а количество столбцов п-1. Дл каждого узла назначени определ етс М фиксированных маршрутов (М строк), первый из которых вл етс оптимальным , а остальные - субоптимальными. При формировании кодов маршрутов в соответствующие столбцы дл каждого маршрута записьшаютс единицы, если сообщени будут передаватьс через данные узлы коммутации. Дл вычислени фиксированных маршрутов примен ютс известные алгоритмы.A message on input 25 is fed to register 1. At the same time, a control pulse is applied to the input, which translates trigger 19 into a single state. The address of the destination node of the received message arrives at the address input of memory block 22. The number of rows is (n-l) xM, and the number of columns is n-1. For each destination node, there are M fixed routes (M lines), the first of which is optimal, and the rest is suboptimal. When generating route codes, units are written into the appropriate columns for each route if messages are transmitted through these switching nodes. Known algorithms are used to calculate fixed routes.
По адресу узла назначени из блока 22 пам ти выбираютс соответствующие М строк с кодами маршрутов и подаютс на блок 11 групп элементов И.At the destination node address, from the memory block 22, the corresponding M lines with route codes are selected and 11 groups of elements I are fed to the block.
Тактовый импульс через элемент И 20, поступа на вход регистра 14, перемещает единицу из нулевого разр да в первый разр д, и код первого маршрута через первую i-pynny элементов И блока П, группу 10 элементоЙ ИЛИ подаетс на группу 6 элементов ИThe clock pulse through the element AND 20, entering the input of the register 14, moves the unit from the zero bit to the first bit, and the code of the first route through the first i-pynny elements AND block P, group 10 elements OR is applied to group 6 elements AND
Одновременно с этим с регистра 7 состо ни на группу 6 элементов И поступает двоичный код (слово состо ни сети), характеризующий состо ние буферных накопителей узлов сети. Каждый разр д слова состо ни сети соответствует узлу коммутации сети. Если количество сообщений в буферном накопителе узла коммутации меньше установленного порога, то в данном разр де записьшаетс единица в противном случае - нуль. Слово состо ни сети формируетс и периодически обновл етс с помощью посьэтки в сеть специальных корректирующих сообщений. В регистр 7 слово состо ни сети поступает по информационные входам 24.At the same time, from the state register 7, a binary code (a network status word) characterizing the state of the buffer accumulators of the network nodes is fed into a group of 6 elements. Each bit of the network status word corresponds to a network switching node. If the number of messages in the buffer node of the switching node is less than the set threshold, then the unit in this bit is one, otherwise zero. The network status word is generated and periodically updated with the help of positki to the network of special corrective messages. In register 7, the network status word enters informational inputs 24.
276414276414
С выходов элементов И группы 6 Лдзоичный код подаетс на схему 5 сравнени , где осуществл етс проверка на совпадение с кодом маршрута, поступающего через группу 9 элементов И по первому тактовому импульсу, задержанному элементом 17 задержки на врем выполнени логических опе10 раций.From the outputs of the AND elements of group 6, the Loose code is fed to the comparison circuit 5, where it is checked for a match with the route code that enters through the group of 9 elements AND by the first clock pulse delayed by the delay element 17 for the execution time of the logical operations.
Если дл данного маршрута все узлы коммутации доступны (единицы в соответствующих разр дах регистра 7), то на выходе схемы 5 сравнени по вл етс If for the given route all switching nodes are available (units in the corresponding bits of register 7), then the output of the comparison circuit 5 is
15 импульс, по которому код маршрута через группу 8 элементов И поступает в дешифратор 4. На одном из его выходов формируетс сигнал, по которому сообщение из регистра I переписываетс в15 pulse, by which the route code through the group of 8 elements And goes to the decoder 4. At one of its outputs, a signal is generated, according to which the message from register I is rewritten into
20 соответствующие р азр ды буферного регистра 2 дл дальнейшей передачи его на соседний узел. Импульс с выхода схемы 5 сравнени через элемент ИЛИ 12 и элемент 15 задержки поступает20 corresponding rows of buffer register 2 for further transfer to the neighboring node. The pulse from the output of the comparison circuit 5 through the element OR 12 and the delay element 15 enters
5 на выход 26, информиру о завершении выбора маршрута, и через элемент ИЛИ 18 устанавливает регистр 1, сдвиговый регистр 14 и триггер 19 в исходное состо ние.5 to output 26, informing you that the route selection has been completed, and through the OR element 18 sets register 1, shift register 14 and trigger 19 to the initial state.
30 При несовпадении кодов импульс на выходе схемы 5 сравнени не формируетс , cлeдyюшJ й тактовый импульс с генератора тактовых импульсов перемещает единицу в сдвиговом регистре в следующий разр д и код очередного маршрута поступает на группу 6 элементов И.30 If the codes do not match, a pulse is not generated at the output of the comparison circuit 5, the next clock pulse from the clock generator moves the unit in the shift register to the next bit and the next route code goes to group 6 elements I.
Вновь аналогичным образом осуществл етс проверка следующего маршрута.Again, the next route is checked in the same way.
3535
Процесс продолжаетс , пока не будетThe process continues until
выбран оптимальньш маршрут дл данного состо ни сети. После проверки последнего маршрута тактовый импульс через элементы 17 и 16 задержки, элемент И 13, элемент ИЛИ 2, элемент 15 задержки и элемент ИЛИ 18 устанавливает устройство в исходное состо ние.An optimal route is selected for this network condition. After checking the last route, the clock pulse through delay elements 17 and 16, AND element 13, OR element 2, delay element 15, and OR element 18 sets the device to its initial state.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884377928A SU1527641A1 (en) | 1988-11-17 | 1988-11-17 | Device for formation of route of message |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884377928A SU1527641A1 (en) | 1988-11-17 | 1988-11-17 | Device for formation of route of message |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1527641A1 true SU1527641A1 (en) | 1989-12-07 |
Family
ID=21355470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884377928A SU1527641A1 (en) | 1988-11-17 | 1988-11-17 | Device for formation of route of message |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1527641A1 (en) |
-
1988
- 1988-11-17 SU SU884377928A patent/SU1527641A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1049917, кл. G 06 F 15/20, 1982. Авторское свидетельство СССР № 1383385, 10.04.87 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860002762A (en) | Self-routing switching system and its switching method | |
US4947387A (en) | Switching node for switching data signals transmitted in data packets | |
JPS6416045A (en) | Exchange network control method and circuit arrangement | |
US4571723A (en) | Pulse code modulated digital telephony tone generator | |
US4198546A (en) | Time division multiplex switching network | |
SU1527641A1 (en) | Device for formation of route of message | |
US4092497A (en) | Connection network for PCM TDM automatic telephone exchange equipment | |
SU1383385A1 (en) | Device for forming message route | |
SU1049917A1 (en) | Computing device for generating message route | |
SU670932A1 (en) | Device for selecting the address of message switching unit | |
SU1488799A1 (en) | Unit for organization of access to resorces | |
SU1037269A1 (en) | Computing device for forming message routing | |
US3715507A (en) | Bilateral start-stop transmission system for digital information | |
SU1126953A1 (en) | Control device | |
RU1800461C (en) | Device for generating message route | |
SU1176360A1 (en) | Device for transmission and reception of information | |
SU1166127A1 (en) | Device for interrogating users | |
SU1564635A1 (en) | Device for interfacing subscribers with m computers | |
SU1647580A1 (en) | Device for interfacing a computer with a data transmission channel | |
SU1472903A1 (en) | Digital network address modifier | |
SU1359782A1 (en) | Homogeneous computing structure module | |
SU474807A1 (en) | Priority device | |
SU1251183A1 (en) | Device for controlling regeneration of information in dynamic memory | |
SU935940A2 (en) | Apparatus for generating address of message switching centre | |
SU1506584A1 (en) | Device for asynchronous switching of digital signals |