SU1521297A3

SU1521297A3 - Система асинхронной двусторонней передачи данных между передающей и приемной станци ми

Info

Publication number: SU1521297A3
Application number: SU833547558A
Authority: SU
Inventors: Ботрель Жоз; Арари Сами; Бриер Жозеф; Лувель Бернар
Original assignee: Лъ Эта Франсэ Репрезанте Пар Ле Министр Де Птт /Сантр Насьональ Дъэтюд Де Телекоммюникасьон/(Фирма); Этаблиссман Пюблик Де Диффюзьон Ди Теледиффюзьон Де Франс (Фирма)
Priority date: 1982-02-04
Filing date: 1983-02-03
Publication date: 1989-11-07
Also published as: FR2520956A1; DK43183A; JPS58196744A; BR8300634A; ES519495A0; NO161649B; DE3376726D1; EP0086128B1; NO161649C; EP0086128A1; FR2520956B1; CA1223934A; DK43183D0; US4551839A; ES8401291A1; NO830357L

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - обеспечение защиты от ошибок при устранении повторов блоков информации, прин тых без ошибок. Система содержит на передающей станции 1: г-р 2 кодовых слов, параллельно-последовательный преобразователь (П) 3, блок управлени 4, последовательно-параллельный П 5 и модем 6, а на приемной станции 7: приемник 8 кодовых слов, последовательно-параллельный П 9, модем 10, параллельно-последовательный П 11 и блок управлени 12, а также содержит телефонную линию 13. Режим работы системы с процедурой защиты от ошибок состоит из семи этапов. На первом этапе осуществл етс поиск первого ненулевого символа, загруженного через П 9 в приемник 8. На втором и третьем этапах проводитс обработка ошибки по четности. На четвертом этапе осуществл етс прием байта "17" кодового слова. На п том и шестом этапах приемник 8 находитс в поиске соответственно первого и второго символов последовательности повторной синхронизации. На седьмом этапе происходит сравнение прин тых символов. 3 ил.

Description

Изобретение относитс к радиотехнике и может использоватьс в системах передачи данных с применением коммутируемой телефонной сети.

Цель изобретени - обеспечение защиты от Ошибок при устранении повторов блоков информации, прин тых без ошибок.

На фиг.1 Представлена структурна электрическа схема предложенной системы; на фиг.2 - генератор кодовых

слов,, вариант выполнени ; на фиг.З - приемник кодовых слов, вариант выполнени .

Система асинхронной двусторонней передачи данных содержит (фиг.1) на передающей станции 1 генератор 2 кодовых слов, параллельно-последовательный преобразователь 3, блок 4 управлени , последовательно-параллель- ньй преобразователь 5, модем 6 на приемной станции 7, приемник 8 кодо С

вьк слов, последовательно-параллельный преобразователь 9, модем 10, параллельно-последовательный преобразователь 11, блок 12 управлени , при этом приемна и передающа стороны соединены телефонной линией 13.

Генератор 2 кодовых слов содержит (фиг.2) генератор 14 четности, входной регистр 15, блок 16 селекции, тактовый генератор 17, счетчик 18, |регистр 19 нулевого байта, регистр 20 запоминани коэффициентов, регистр 21 накоплени остатка делени , арифме- тикологический блок 22, буферньй ре- гистр 23, накопитель 24, с первого по четвертый блоки 25-28 считывани , вспомогательный регистр 29, также показаны первый регистр 30 с первым и вторьпуЕ двоичными разр дами 31 и 32,. второй регистр 33 с двум двоичными разр дами 34 и 35, дополнительный счетчик 36, с третьего по п тьш регистры 37-39..

Приемник 8 кодовых слов содержит (фиг.З) накопитель 40, блок 41 считывани , регистр 42 накоплени ошибки, компаратор 43, тактовый генератор 44 счетчик 45 делени , блок 46 селекции вспомогательньй регистр 47, входной регистр 48, счетчик 49 прин тьк кодированных слов, арифметико-логический блок 50, буферный регистр 51 , регистр 52 накоплени коэффициентов, регистр 53 накоплени остатка делени , регистр 54 накоплени маски, также показаны первый триггер 55, первый регистр 56 с двоичным разр дом 57, второй регистр 58 с двоичными разр дами 59-63, с третьего по п тый регистры 64-66, второй триггер 67. ..

Система работает следующим обра зом.

В исходном состо нии на передающе

1и приемной 7 станци х в генераторе

2и приемнике 8 (фиг.1) двоичные разр ды 34 и 57 второго и первого регистров 33 и 56 (фиг.2 и 3) наход тс в состо нии О, что предполагает осуществление передачи без процедуры.

На управл ющем входе генератора 14 находитс 1 и он последовательно передает после вычислени четности , на свой выход через входной регистр 15 символы, переданные ему по шине данных (фиг.2).

Режим работы без процедуры используетс дл запуска в приемнике 8 на

5

0

5

0

5

0

5

0

5

приемной станции 7 активации начала приема кодовых слов, переданных согласно процедуре. Передающа станци 1 начинает передавать без процедуры некоторую последовательность заранее установленных байтов типа последовательности ESC, 3/А, 6/9, 474, обозначаемую далее просто последовательностью Д1К.

В приемнике 8 (фиг.З) двоичный разр д 57 первого регистра 56 все еще находитс в состо нии О. Выход входного регистра 48 непосредственно подключен к своей выходной шине. Следовательно, последовательность ДШ непосредственно прикладываетс к блоку 12 управлени . Когда блок 12 управлени распознает последовательность Д1К, он устанавливает в 1 двоичный разр д 57 в первом регистре 56 и с помощью параллельно-последовательного преобразовател 1 1,модема 10 телефонной линии 13, модема-6 на передающей станции 1 и последовательно-параллельного преобразовате- л 5 направл ет в ответ в блок 4 -управлени другую последовательность .заранее установленных байтов типа последовательности ESC, 3/А, 7/3 и плюс байт состо ни режима работы приемной станций 7; эта последовательность обозначаетс далее просто как последовательность AR, котора служит дл подтверждени приема. Конфигураци байта состо ни режима работы приемной станции 7 такова, что в ней есть двоичный разр д определенного ранга или веса типa разр да вЗ, который нахо цитс в состо нии 1 и ука- зьшает, что теперь на приемной стан- jции 7 действует процедуру. Другие двоичные разр ды байта состо ни за исключением разр да контрол по четности в8 могут представл ть информацию по другим функци м приемной стан- цкк 7.

По приеме последовательности AR блок 4 устанавливает в 1 двоичный разр д 34 второго регистра 33 в гене рато ре 2,

Блок 4 управлени провер ет двоичный разр д 32 первого регистра 30, который должен находитьс в 1 дл того, чтобы в генератор 14 через йи- ну данных можно быпо передать какой- либо байт. Напомним, что тактовый генератор 17 с помощью второго блока 26 знает первый адрес накопител 24, дл

которого соответствующие разр ды АН и ДОР равны О.

Тогда блок 4 передает символ из семи двоичных разр дов по шине данных к генератору 14, предположим, чт на данньш момент разр ды не нулевые. В генераторе 14 рассчитываетс двоичный разр д контрол на четность в8; он добавл етс к семи первым разр - дам дл образовани байта, передаваемого во входной регистр 15. Теперь двоичный разр д 32 первого регистра 30 устанавливаетс в О от тактового генератора 17 дл запрета поступлени Нового байта. Тактовый генератор 17 выбирает содержимое входного регистра 15 и п того регистра 39 как операнды А и В арифметико-логическог блока 22. Результат неравенства провер етс тактовым генератором 17, который через управл ющий вход выбирае в арифметико-логическом блоке 22 операцию F А, потом загрузку выходног сигнала F в буферный регистр 23. Со- держимое буферного регистра 23 загружаетс в накопитель 24 по текущему адресу от первого и второго блоков 25 и 26 считывани . Заметим, что во врем последних операций содержимое входного регистра 15 остаетс неизменным .

Если символ, передаваемый блоком 4 управлени , нулевой и если он соответствует первому байту, образуемому , в кодовом слове, то обнаружение равенства А В в тактовом генераторе 17 вызьюает установку последним двоичного разр да 32 в 1, и загрузка накопител 24 не происходит.

После загрузки первого байта кодового слова в накопитель 24 начинаетс его деление на образующий полином . С этой целью тактовый генератор

17отбирает содержимое регистра 21, нулевое на этот момент, в качестве операнда В, потом вьшолн ет операцию F А © В и загружает в счетчик

18значение В. Потом тактовый генератор 17 загружает результат F в буферный регистр 23, дезактивирует управл ющий вход генератора 1А дл запрета расчета на четность и загружае содержимым буферного регистра 23 во входной регистр 15 через генератор 14. Двоичный разр д в8 содержимого входного регистра 15 провер етс тактовым генератором 17. Если он равен 1, то тактовый генератор 17 отбира

}5

20

п 25

.Q

30

35

45

0

5

ет содержимое входного регистра 15 ц. регистра 20 как новые операнды А и В арифметико-логического блока 22, выполн ет операцию F А + В, потом загружает результат в буферный регистр 23,.потом снова во входной регистр 15. Теперь на входной регистр 15 накладываетс сдвиг влево с введением О в разр д в1. Если в ходе предшествующей проверки двоичного разр - да в8 содержимого входного регистра 15 было обнаружено, что он равен О, то упом нутый выше сдвиг влево эффективно выполн етс . Потом содержимое счетчика 18 уменьщаетс на единицу и вновь провод т проверку двоичного разр да входного регистра 15 и так далее до тех пор, пока содержимое счетчика 18 не станет нулевым.

В этот момент содержимое первого блока 25 считьтани получает прира- щение на единицу и его содержимое провер етс .

Если оно меньше 6, то тактовый генератор 17 отбирает содержимое входного регистра 15 как операнд А дл арифметико-логического блока 22, потом выполн ет операцию F А, загружает результат в буферный регистр 23, потом в регистр 21, затем определ ет достоверность вычислени четности в генераторе 14 и устанавлг-шает двоичный разр д 32 в 1, что разрешает передачу нового сш.вола от блока 4 к входному регистру 15.

Если обнаружено, что содержимое первого блока 25 считывани равно 16, то содержимое входного ре гист- ра 15 сдвигаетс вправо подачей команды на вход управлени сдвигом вправо с вводом О в в8. Затем тактовый генератор 17 отбирает содержимое входного регистра 15 как операнд . А, выполн ет операцию F А, провер ет достоверность вычислени четности в генераторе 14, загружает результат от F в буферный регистр 23, передает содержимое буферного регистра 23 во входной регистр 15 через генератор 14, который рассчитьшает двоичный разр д Б8 16-го байта кодового слова. Затем тактовый генератор 17 выполн ет операцию F А, потом загруз ку результата F через буферный регистр 23 в накопитель 24 по текущему адресу от первого и второго блоков 25.и 26 считьтани F 16. Потом двоичный- разр д АЕ накопител 24 по адресу от

второго блока 26 устанавливаетс в I, указыва , что шестнадцать первых байтов кодового слова наход тс в накопителе 24, После этого первый блок 25 считьшани устанавливаетс в 1 и второй блок 26 считьгоани получает единичное приращение. И, наконец , двоичный разр д 32 первого регистра 30 устанавливаетс в 1, разреша ввод нового символа из семи двоичных ()азр дов от блока 4 управлени во входной регистр 15.

В отсутствие запроса на повтор двоичньй разр д 35 второго регистра 38 равн етс О. Тактовый генератор 17 провер ет вход управлени , который равен, что указьюает на разрешение передачи генератору 2 к параллельно-последовательному преобразователю 3. Потом по адресу четвертого блока 28 считьюани провер ют, равно ли АЕ проверка ДОК здесь не имеет смысла, так как нет запроса на повтор; потом провер ют содержимое дополнительног о cчeтчиka 36, которое по той же причине равно О.

Осуществл етс Проверка содержимого третьего блока 27 считывани и обнаруживаетс , что оно меньше 17,

что влечет за собой последовательную

загрузку шестнадцати первых байтов кодового слова из накопител 24 по адресу, наход щемус в третьем и четвертом блоках 27 и 28 и третий блок 27 считьшани получает единичное приращение с казздой загрузкой.

Когда содержимое третьего блока 27 считывани оказьшаетс равным 17, содержимое регистра 19 нулевого байта загружаетс в параллельно-после- довательньш преобразователь 3, т.е. передаетс 17-й символ кодового слова . Потом в накопителе 24 двоичньй разр д flOR адреса четвертого блока 28 устанавливаетс в 1, тогда как двоичный разр д АЕ того же адреса устанавливаетс в OV. Вместе с тем третий блок 27 считывани устанавли

в аетс в 1 и четвертый блок 28 получает единичное приращение. Провер етс элемент АЕ текущего адреса четвертого блока 28 считывани . Если он оказьшаетс равным О, то двоичньй разр д ДОР того же адреса устанавливаетс в О.

Предположим, что кодовое слово не1- правильно прин то на приемной станции 7 и тогда требуетс его повторить

0

5

0

с передающей станции 1. Прежде всего следует, отметить, что счетчик 49 на приемной станции 7 считает по модулю 16 прин тые кодовые слова. Поэтому блок 12 управлени знает, какой номер нужно дать каждому кодовому слову , этот номер соответствует его адресу четвертого блока 28 в накопителе 24 генератора 2.

Дл заруска повтора блок 12 пере-, дает на передающую сторону 1 последовательность: NAK, NVMMOT, где NAK вл етс символом, соответствующим , коду 5 рекомендации МККТТ и NVMMOT, вл етс содержимым счетчика 49 плюс четность; это содержимое идентифицирует неправильно прин тое слово.

По приеме этого запроса блок 4 загружает четыре двоичных младших разр да символа прин того символа NVHMOT во вспомогательный регистр 29 по шине данньк, потом устанавливает в 1 двоичный разр д 35 второго, регистра 33. Напомним, что в накопителе 24 дл каждого переданного кодового слова двоичньй элемент ДОР устанавливаетс в 1, а двоичньй разр д АЕ - в О.

Тактовый генератор 17 проводит затем проверку двоичного разр да ДР и- обнаруживает, что он равен 1, что влечет за собой проверку двоичного разр да ДОК накопител 24. Тактовьй генератор 17 осуществл ет адресацию накопител 24 через вспомогательньй регистр 29. Если ДОК равно 1, то это указъгоает, что кодовое слово с адресом X составл ет часть повтор емой области. Далее будут представлены и другие конкретные случаи.

После того, как проверка оказалась положительной, содержимое вспомога- Iтельного регистра 29 загружаетс в четвертьй регистр 2В. Тактовьй генератор 17 устанавливает дополнительньй счетчик 36 в 1, загружает 1 в 1 четвертый блок 28 и сбрасьшает на О двоичньй разр д 35 второго регистра 33. Если проверка оказалась отрицательной, содержимое четвертого блока 28 не мен етс , но тактовьй -генератор 17 также устанавливает дополнительньй счетчик 36 в 1, загружает 1 в третий блок 27 и сбрасъша- ет двоичньй разр д 35 в О.

Потом провер етс , может ли передавать генератор 2, т.е. как и раньше провер етс , установлена ли на уп5

0

5

щиты от ошибок. Этот режим работы содержит семь этапов.

Первый этап состоит в поиске первого ненулевого символа, загруженного через последовательно-параллелъньй преобразователь 9 в приемник 8. Этот символ вл етс первым байтом ожидаемого кодового слова, что запускает второй этап.

Тактовый генератор 44 выбирает содержимое приемника 8 и п того регистра 66 как операнды А и В дл арифметико-логического блока 50, По приеме первого ненулевого байта выход арифметико-логического блока 50 переходит в состо ние О, в результате тактовый гене ратор 44 загружает 1 в блок 4 и приемник 8 переходит во второй этап.

На втором этапе провер етс состо ние двоичного разр да 60. второго регистра 58. В случае ошибки по четности первый триггер 55 и, при необходимости , второй триггер 67 вступают в работу, тогда как в регистр 42 загружаетс величина, достигнута в блоке 4 на момент смены состо ни первого и второго триггеров 55 и 67.

Содержимое вспомогательного регистра 47 и входного регистра 48 переноситс в накопитель 40 в место, указанное блоком 41, потом он получает единичное приращение. Дл выполнени этой операции тактовый генератор 44 отбирает содержимое входного регистра 48 как операнд А в арифметико-логическом блоке 50, затем проводит операцию F А, потом результа F загружаетс в буферный регистр 51, потом в накопитель 40, по адресу определ емым блоком 41.

Затем содержимое входного регистра 48 подвергаетс полиномиальному делению на полином С(к) и остаток отделени запоминаетс в регистре 53. Когда содержимое блока 41 достигает величины 16, приемник 8 переходит на третий эгап.

Все указанные .операции осуществл ютс последовательньп4 образом. Со- .держимое входного регистра 48 всегда остаетс операндом А арифметико-ло- гического блока 50, тактовый генератор 44 отбирает содержимое регистров 52 и 53 как операнд В, потом вьшол- н етс операци F А ® В. В счетчик 45 делени загружаетс величина 6. Потом; результат F загружаетс в бу

ферный регистр 51 и во входной регистр 48.

Если двоичный разр д в8 содержимого входного регистра 48 равен 1, то содержимое входного регистра 48 и регистра 52 выбираетс как операнды А и В дл арифметико-логического блока 50, где осуществл етс операци F А © В. Потом результат F загружаетс в буферный регистр 51 , затем во входной регистр 48. Наконец с помощью входа управлени сдвигом влево осуществл ют сдвиг влево содержимого входного регистра 48 и О вводитс как двоичный разр д в1.

Если двоичный разр д в8 содержимого входного регистра 48 равен О вместо 1, как предполагалось ранее , непосредственно переход т к сдвигу влево.

Содержимое счетчика 45 делени уменьшаетс на единицу, и осуществл етс его проверка. Пока его содержимое отлично от.О, возвращаютс к прежнему функционированию. Как тольк его содержимое становитс равным О в арифметико-логическом блоке 50 разрешаетс выполнение операции F А, и результат F загружаетс в буферный регистр 51 и затем из буферного регистра 51 в регистр 53.

Тогда провер ют содержимое блока 41. Если оно не равно 16, возвращаютс к началу второго этапа. Когда оно становитс равньм 16, переход т к третьему этапу, как указьшалос ранее.

На третьем этапе обработка ошибки по четности идентична обработке на втором этапе. Алгоритм делени прикладываетс к байту 16, однако сам байт не заводитс в накопитель 40. Сохран етс лишь остаток от делени , т.е. конечный остаток.

В обычных услови х 16-й символ заг-ружаетс во входной регистр 48, Потом сдвигаетс влево дл исключени двоичного разр да контрол по четности с помощью управлени по входу управлени сдвигом влево dg, ив :разр д в вводитс О. Потом содер- .жимо е ВХОДНОГО регистра 48 и регистра 53 отбираетс в качестве операндов А и В дл арифметико-логического блока 50 и поступает команда на о пе- рацию F А + В. Результат из F загружаетс в буферныг регистр 51 , потом во входной регистр 48, содержи-

равл ющем входе I , затем по адресу четвертого блока 28 установлен ли двоичньш разр д ДОР в 1 или двоич- ньй разр д АЕ в 1.

Предположим, что предшествующа проверка была положительной; провер ют дополнительный счетчик 36, кото-, рый находитс в 1, что влечет за

собой выбор загрузки содержимого тре тьего регистра 37 в параллельно-последов а тельный преобразователь 3 через выход генератора 2, потом установку содержимого дополнительного счетчика 36 в 2. Затем в ходе выполнени программы последующей передачи тактового генератора 17 провер ют двоичный разр д ДК и обнаруживают его равным О, потом управл ющий вход, двоичные разр ды ДОК или АЕ на существование 1 и дополнительный счетчик 36 на 2, что влечет выбор загрузки содержимого четвертого регистра 38 в параллельно- последовательный преобразователь 3 и установку 3 в дополнительньй счетчик 36. В ходе последующего выполнени программы передачи наход т, что дополнительный счетчик 36 установлен в 3, что влечет выбор загрузки содержимого регистра 19 в параллельно- последовательньй преобразователь 3, т.е. номер передаваемого кодового слова, что должно служить дл приемной станции 7 св зкой кодовьтх слов. И, наконец, дополнительный счетчик 3 устанавливаетс в О.

Отметим, что по окончании передачи кодового слова адреса М10ТЕ загрузка четвертого блока 28 должна быть осуществлена согласно вспомогательному регистру 29 или его содержимое должно остатьс неизменным; нормально этот указатель получает единичное приращение, откуда можно сказать,что произошла передача последующих кодовых слов, которые возможн уже передавались.

За каждым считьшанием дл посылки байта через параллельно-последова- тельньй преобразователь 3, который может быть байтом кодового слова или байтом последовательности восстановлени синхронизации, могут следовать sahHCb байта, поступающего в накопи- тель 24 из блока 4, и его обработка.

Если после посылки проверка двоичных разр дов АЕ и ДОЯ накопител 24 по адресу от второго блока 26 и адре

,

15

20

25

30

-fo 6

о

521297ш

су от двоичного разр да 32 дает результат , равньй 1, то запись не происходит и возвращаютс к началу программы посылки.

В случае работы при активации передачи с процедурой не требуетс никакой особой последовательности синхронизации , и обмен сообщени ми Д1К и AR сно указывает, что прин тьй после обмена приемной станцией 7 пер вьй ненулевой байт вл етс первым байтом первого кодового слова.

Дл остановки передачи по процедуре 4 посылает последовательность ESC, 3/А, 6/А, 4/4; само собой разумеетс , что эта последовательность о брабатываетс в генераторе 2. После приема этой последовательности блок 4 устанавливает двоичньш разр д 34 второго регистра 33 в О, и приемна сторона посылает последовательность AR, в которой байт состо ни имеет двоичньй разр д вЗ в состо нии О. Принима эту последовательность блок 4 сбрасывает на О двоичный разр д 34 второго регистра 33.

В начальньш момент передачи приемник , 8 действует без защиты от ошибок , Когда управл ющий сигнал от последовательно-параллельного преобразовател 9, указьша на отцествующий символ, проходит на высокий уровень, управл ющий сигнал переходит в последовательно-параллельный преобразователь 9 устанавливает достоверность выходных сигналов и сбрасьшает управл ющий сигнал на О.

Теперь во входной регистр 48 загружаетс байт, вы вленньй на ВЬЕХО- дах последовательно-параллельного преобразовател 9, и сигнал вы влени ощибок четности, переданньй через него, повтор етс во втором регистре 58 дл составлени в. нем двоичного разр да 60. Затем управл ющий сигнал устанавливаетс в О и двоичньй разр д 61 второго регистра 58 устанавливаетс в 1.

Происходит считьгвание входного регистра 48 через выход с помощью блока 12 и двоичньй разр д 61 сбрасываетс на О.

35

40

45

50

Цикл продолжаетс до тех пор, пока блок 12 не распознает сообщение ДШ и установит двоичные разр ды 57 и 59 в 1. Теперь происходит перб - ход в режим работы с процедурюй зарекци не производитс и поступает запрос на повтор. Тогда переход т к обработке III.

III. Символ 17 вл етс нулевым и есть йесколвко ошибок по четности, второй триггер 67 находитс в 1, или символ 17 отличаетс от содержимого п того регистра 66, или рев обработке II, или символ 17 вл етс нулевым, первый триггер 55 находитс в Г, но регистр 53 вл етмое которого сдвигаетс вправо с управлением по входу управлени сдви- грм вправо dc, и в разр д в8 вводитс о. После этого выполн етс опе-- раци F А, результат из F загружаетс в буферньм регистр 51, потом в регистр 53. Далее переход т к четвертому этапу.

Четвертый этап соответствует прие- д зультат в блоке 41 отличен от резуль- му байта 17 кодового слова. В за- тата в регистре 42, упом нутого выше виримости от значений байта 17, остатка содержимого регистра 53 и количества символов, прин тых с ошибочной четностью, осуществл етс один J5 с йулевым, или,наконец, символ 17 из трех нижеследующих видов обработ- вл етс нулевым, первый триггер 55 ки I, II и III.находитс в О и содержимое регистI . Символ 17 вл етс нулевым, jia 53 не вл етс нулевым. содержимое регистра 53 вл етс ну- Тогда содержимое счетчика 49 за- левым и отсутствуют ошибки по четное- 20 гружаетс во вспомогательный регистр ти, т.е. первый и второй триггеры 55 47, двоичный разр д 62 второго ре- и 67 наход тс в состо нии О.

Часть счетчика 49 получает единичное приращение, первый и второй триггеры 55 и 67, регистры 42, 54 и 53 25 лизуютс . Тогда приемник 8 переходит сбрасываютс на О, блок 41 инициа- на п тьй этап, лизируетс в 1 и двоичный разр д 63 второго регистра 58 устанавливаетс в 1.

Теперь блок 12 должен считать п т-зО втор емого кодового слова. С этой надцать информационных байтов, посту- .целью блок 12 периодически просматри- паюших в накопитель 40 до того, как параллельно-последовательный преобразователь передаст новый символ.

гистра 58 устанавливаетс в 1. Первый и второй триггеры 55 и 67 и регистры 42, 54 и 53 повторно инициаПередача по запросу на повтор осуществл етс блоком 12 у которого находитс символ, содержащий номер повает двоичный разр д 62 второго регистра 58. Переход двоичного разр да

может привести к

62 в состо ние 1

рекци не производитс и поступает запрос на повтор. Тогда переход т к обработке III.

III. Символ 17 вл етс нулевым и есть йесколвко ошибок по четности, второй триггер 67 находитс в 1, или символ 17 отличаетс от содержимого п того регистра 66, или рев обработке II, или символ 17 вл етс нулевым, первый триггер 55 находитс в Г, но регистр 53 вл етзультат в блоке 41 отличен от резуль- тата в регистре 42, упом нутого выше с йулевым, или,наконец, символ 17 вл етс нулевым, первый триггер 55 находитс в О и содержимое регистjia 53 не вл етс нулевым. Тогда содержимое счетчика 49 за- гружаетс во вспомогательный регистр 47, двоичный разр д 62 второго ре-

лизуютс . Тогда приемник 8 переходит на п тьй этап,

гистра 58 устанавливаетс в 1. Первый и второй триггеры 55 и 67 и регистры 42, 54 и 53 повторно инициализуютс . Тогда приемник 8 переходит на п тьй этап,

Передача по запросу на повтор осуществл етс блоком 12 у которого находитс символ, содержащий номер повтор емого кодового слова. С этой .целью блок 12 периодически просматри-

вает двоичный разр д 62 второго регистра 58. Переход двоичного разр да

может привести к

62 в состо ние 1

II. Символ 17 вл етс нулевым, прерьюанию программы в блоке 12 уп ,г„ ™ П .

содержимое регистра 53 отлично от О и есть только одна ошибка по четности , первый триггер 55 в состо нии 1 и второй триггер 67 в состо нии О. Далее следует вьтолнение алгоритма поиска ошибочного двоичного разр да.

.В результате поиска на блок 41 поступает адрес ошибочного байта и в регистр 54 поступает маска дл коррекции .

Равенство между содержимым блока 41 и регистра 42, фиксируемое компаратором 43, дает возможность проведерав лен и ,

На п том этапе приемник 8 находит с в поиске первого символа последо- Q вательности повторной синхронизации, т.е. после посылки запроса на повтор ную передачу он ищет соответствующий символ SYN.

По обнаружении символа SYN, т.е. дс символа, содержимое которого находитс в третьем регистре 64, двоичный разр д 62 сбрасьшаетс в О и приемник 8 переходит на шестой этап.

На шестом этапе прин тый символ

ни коррекции, и происходит обработ- JQ ка по типу обработки I. В противном случае поступает запрос на повтор.

Действительно, ранг ошибочного двоичного разр да в последовательности S коэффициентов полинома S(x) за- ее переходит на седьмой этап, в ином даетс величиной показател р, и х случае двоичный разр д 62 во втором R (х) по модулю G(х). Однако если этот двоичный разр д не принадлежит байту с нарушенной четностью, кор-

сравниваетс с содержимым четвертого регистра 65 дл нахождени второго символа SYN последовательности повторной синхронизации.

При наличии равенства приёмник 8

регистре 58 устанавливаетс в VI , тогда происходит возврат на п тый этап.

.

рав лен и ,

На п том этапе приемник 8 находитс в поиске первого символа последо- вательности повторной синхронизации, т.е. после посылки запроса на повторную передачу он ищет соответствующий символ SYN.

По обнаружении символа SYN, т.е. символа, содержимое которого находитс в третьем регистре 64, двоичный разр д 62 сбрасьшаетс в О и ; приемник 8 переходит на шестой этап.

На шестом этапе прин тый символ

переходит на седьмой этап, в ином случае двоичный разр д 62 во втором

При наличии равенства приёмник 8

На седьмом этапе прин тый символ должен быть ицентичен содержимому счетчика 49. Если это так, то приемник 8 переходит на первый этап, если нет, то двоичный разр д 62 устанавливаетс в I и происходит возврат на п тый этап.

Claims

Формула изобретени

Система асинхронной двусторонней передачи данных между передающей и приемной станци ми, содержаща на передающей станции блок управлени , соединенный с последовательно-параллельным преобразователем и генератором кодовых слов, который соединен с параллельно-последовательным преобразователем , который подключен к модему , соединенному с последовательно параллельным преобразователем, а на приемной станции - модем, соединен- ньй с последовательно-параллельным преобразователем, который подключен к приемнику кодовых слов, и с параллельно-последовательным преобразователем , который соединен с блоком управлени и приемником кодовых слов, от личающа с тем, что, с целью обеспечени защиты от ошибок при устранении повторов блоков информации , прин тых без ошибок, на передающей станции генератор кодовых слов содержит генератор четности, выходы которого подключены к сигнальным входам второго регистра, выход которого соединен с одним входом арифметико-логического блока, другой вход и выход которого соединены соот

ветственно с выходом регистра запоми- до лени и тактовый генератор, выходы

нани коэффициентов, который подключен к выходу регистра накоплени остатка делени , и с входом буферного регистра, выход которого подключен к входу генератора четности, к- входу регистра накоплени остатка делени и одному входу накопител , другие входы которого соединены с выходами блоков считьшани , выход накопител вл етс выходом.генератора кодовых

5

0

5

0

5

слов и соединен с выходом входного регистра и вкгходом регистра нулевого байта, и тактовый генератор, выходы которого подключены к тактовым входам генератора четности, входного регистра и счетчика, при этом информационными входами генератора кодовых слов вл ютс входы блока селекции, вход генератора четности и вход -вспомогательного регистра, выход которого подключен к входу соответствующего блока считьгоани , выход которого соединен с выходом накопител , а на приемной станции приемник кодовых слов содержит входной регистр, выход которого подключен к одному входу арифметико-логического блока, другой вход и выход которого соединены соответственно с выходом регистра накоплени коэффициентов, которьй подключен к выходу регистра накоплени остатка делени и выходу регистра накоплени маски, и с входом буферного регистра , выход которого соединен с входом входного регистра, с входом регистра накоплени остатка делени и одним входом накопител , другой вход которого соединен с выходом блока считывани , выход накопител соединен с выходом входного регистра, который вл етс выходом приемника кодовых слов, входами которого вл ютс входы блока селекции и вход входного регистра, который подключен к входу вспомогательного регистра, выход которого.соединен с одним входом арифметико-логического блока, последовательно соединенные счетчик де5

которого подключены к тактовым входам входного и вспомогательного регистров , выход блока считывани соединен с одним входом компаратора и входом регистра накоплени ошибки, выход которого подключен к другому входу ком- пар атора, и счетчик прин тых кодиро- ванньк слов, выход которого соединен с другим входом арифметико-логического блока.

иг.{

Фиг.З