SU1513593A1

SU1513593A1 - Устройство управлени многофазным инвертором

Info

Publication number: SU1513593A1
Application number: SU874193936A
Authority: SU
Inventors: Анатолий Николаевич Ильин
Original assignee: Предприятие П/Я Г-4514
Priority date: 1987-02-12
Filing date: 1987-02-12
Publication date: 1989-10-07

Abstract

Изобретение относитс к преобразовательной технике. Цель - повышение стабильности выходного напр жени и фазового сдвига между отдельными инверторами и возможности его регулировки. Работа устройства заключаетс в том, что с выхода делител частоты 1 на управл ющие входы синхронных детекторов 3, 5, на входы логической схемы "ИСКЛ. ИЛИ" 14 и на вход триггера 6 поступают импульсы с частотой, равной частоте выходного напр жени инвертора. Св зь выхода делител частоты 1 с Д - входом триггера 6 обеспечивает фазирование триггера. С пр мого выхода триггера 6 импульсы поступают на входы двухтактного усилител 9, нагруженного на первичную обмотку трансформатора, на вторичной обмотке 12 которого формируетс напр жение пр моугольной формы, которое подаетс на фильтр 13. Синхронный детектор 3 с дифференциальным усилителем 4 формирует напр жение на управл ющем входе блока регулируемой задержки 5, которое обеспечивает задержку входных импульсов, компенсиру фазовый сдвиг, вносимый инвертором. При изменении этого фазового сдвига на выходе синхронного детектора 3 по вл етс положительное или отрицательное напр жение, которое увеличивает или уменьшает задержку. Тем самым обеспечиваетс подстройка разности фаз выходного напр жени к фазе импульсов с делител частоты 1. 2 ил.

Description

СП

(

20

25

1513593

Изобретение относитс к преобразоательной технике и может быть исользовано в системах злектропитани , том числе злектропита,ли прецизнон- ых датчиков угловых перемещений.

Цель изобретени - повьпнение стаильности вьгходного напр жени фазоого сдвига между отдельными инвертоами и возможности его регулировки. 10

На фиг.1 изображена электрическа схема устройства управлени ; на фиг. иг.2 - электрическа схема синхрон™ ного детектора с измерительным транс- форматором на входе; на фиг.3 - вре™ 15

менные диаграммы, по сн ющие работу устройства управлени .

Устройство управлени инвертором (фиг.1) содержит делитель 1 частоты по схеме кольцевого счетчика, собранного на К триггерах, орган 2 управлени первой фазой, состо сдай из первого синхронного детектора 3, выходом подключенного к входу первого дифференциального усилител 4, блока 5 регулируемой задержки, управл гащик вход которого соединен с выходом дифференциального усилитег:)-: 4 а выход - со счетным вкодом тактового триггера 6, логических элекектоз Зй ИЛИ-НЕ 7 и 8, СВО1-МИ входами г одк::ю ченньк к выходам тактового триггера 6, а выходами - к входам Двухтактного усилител 9, выходы которого соединены с первичной обмоткой выходно- з5 го трансформатора 10, имеющего отвод от средней точки 11, и во вторичную обмотку 12 которого включен резонакс- ньй фильтр 13, логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второго синхронного детектора 15, второго дифференциального усилител 16„ источника 17 опорного напр жени , регул тора 18 напр жени . Логический элемент ИСКЛЮЧАЮОЩЕ ИЛИ 14 своим первым вхо- -Дом подключен к управл ющему входу первого синхронного детектора 3 и D-входу тактового триггера 6, а вторыьо входом подключен к управл юще1 1у входу второго синхронного детектора 15,

Входы синхронных детекторов 3 и 15 соединены с выходом резонансного фильтра 13, выход второго синхронного детектора 15 соединен с первым входом второго дифференциального лител 16, второй вход которого подключен к источнику 17 опорного напр жени . Выход дифференциального усилител 16 соединен с управл ющ1-1м.

40

45

50

входом регул тора 18 напр жени j вьпсодом подключенного к средней точке первичной обмотки 11 трансформатора 1 О, Первый вход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с

пр мым выходом .первого триггера, а

tr

второй с пр мым выходом (-Г- + I)-го

триггера делител 1 частоты. Орган 19 управлени N-й фазой аналогично устройству 2 управлени первой фазой. Первый и второй входы логического эле- элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключены к выходам триггеров, формирующих относительно первого триггера импуль; ы сдвинутые на угол qi и tf -f -

соответственно, гд:в С|) - угол равный разности фаз между напр жением первой и N-й фазы инвертора, которьй может принимать значени , кратные дискрете

/-Х,.

U

к ° .

Синхронный детектор (фиг.2) содержит, измерительный трансформатор 20 на своем входеJ двукканальньш аналоговый ключ 21 с блоком 22 управлени , ЕС- фильтр 23, Вторична обмотка измерительного трансформатора 20 выполне- иа со средней точкой, причем начало и конец обмотки подключены к входам двукканального ключа 21, выходы которых объ.единены и подключены к входу КС-фильтра 23„ Вход блока 22 управлени вл етс управл ющим входом синхронного детектора. Двухка- Нёшьный аналоговый ключ со схемой управлени может быть выполнен на мик.росхеме.

На временных диаграммах (фиг.З) показаны форма напр жени 24 и 25 на входах логического элемента ИСКПЮ- ЧМОЩЕЕ 1-иЖ 4 и напр жение 26 на ее выходе и входе блока 5 регулируемой задер;- :кИ5 напр жение 27 на выходе блока 5 регулируемой задержки, напр жение 28 на выходе триггера 6, форма выходного напр жени 29 на выходе резонансного фильтра 13, выходное напргокение 30 на выходе аналогового ключа 21 синхронного детектора 3, выходное напр жение 3 на выходе аналогового ключа 21 синхронного детектора . 1 5.

Устройство работает следующим образом.

С выхода делител 1 частоты на управл юшие входы синхронных детекто

и

ров 3 и 15, на входы логического элемента 14 и D-вход триггера 6 устройства 2 управлени первой фазой поступают импульсы 24 и 25 с частотой, равной частоте выходного напр жени инвертора, С выхода логического элемента 14 импульсы удвоенной частоты (26) подаютс на вход блока 5 регулируемой задержки, с выхода которого импульсы 27, задержанные относительно входных, поступают на счетньш вход триггера 6. При нулевом напр жении на управл ющем входе блока 5 регулируемой задержки выходные импульсы сдвинуты относительно входных на угол, равный (Г . Св зь выхода делител 1 частоты с D-входом триггера 6 обеспечивает фазирование триггера. С пр мого выхода триггера 6 импульсы 28 и противоположной им фазы с инверсного выхода через элементы ИПИ-НЕ 7 и 8 поступают на входы двух тактового усилител 9, нагруженного на первичную обмотку трансформатора 10, на вторичной обмотке 12 которого формируетс напр жение пр моугольной формы, которое подаетс на фильтр 13 После фильтрации напр жение 29 поступает на выход инвертора и на входы синхронных детекторов 3 и 15. На выходах аналоговых ключей 21 синхронных детекторов 3 и 15 формируютс выходные напр жени 30 и 31 соответственно , которые после фильтрации КС-фильтрами 31 поступают на дифференциальные усилители 4 и 16. Посто нна составл юща на выходе синхронного детектора

и и --- cos(,

где и - амплитуда входного напр жени ;

( - фазовый сдвиг между управл ющим и входным напр жени ми синхронного детектора. Синхронный детектор 3 с дифференциальным усилителем 4 формирует напр жение на управл ющем входе блока 5 регулируемой задержки, .которое обеспечивает задержку входных импульсов , компенсирующую фазовый сдвиг, вносимый инвертором. При этом фазовый сдвиг между входным и управл ющим напр жением близок к

ТГ

-г- , а выходное напр жение синхронного детектора 3 близко к нулю. При изь5енен ш фазового сдвига, . вносимого

135936

инвертором, на выходе синхронного детектора 3 по вл етс положительное или отрицательное напр жение, котоg рое увеличивает или уменьшает задержку , вносимую блоком 5,,Тем самым обеспечиваетс подстройка фазы выходного напр жени к фазе импульсов с делител частоты. Синхронный детек-

10 тор 3 вьтолн ет функции измерительного преобразовател неортогональности.

Стабилизаци амплитуды выходного напр жени инвертора осуществл етс аналогичным образом. Отличие заключа15 етс в том, что импульсы 25 на управ.г л ющем входе синхронного детектора 15

-исдвинуты по фазе на угол --- относительно импульсов 24 на управл ющем

20 входе синхронного детектора 3, Поэтому они совпадают по фазе с выходным напр жением 29 инвертора, следовательно , у О и выходное напр жение синхронного детектора 15 равно среднему

25 значению входного. Дифференциальный усилитель 16 вьщел ет ошибку между напр жением опорного источника 17 и выходным напр жением синхронного детектора 15, усиливает ее. Это капр 30 жение используетс дл управлени регул тором 18 напр жени .

Остальные органы управлени каждой фазой многофазного инвертора работают аналогично. Дл получени

2g необходимого фазового сдвига между

выходным напр жением инвертора входы логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждой фазы подключаютс к соответствующим выходам делител 1 частоты,

40 Таким образом устройство управлени обеспечивает стабилизацию выходного напр же1-ш и подстройку его фазы с высокой точностью к фазе импульсной последовательности с делител

45 частоты. Это позвол ет получить выходное напр жение инвертора с различной разностью фаз, задаваемой с выхода делител частоты, выполненного по схеме кальцевого счетчика,

Q Применение синхронных детекторов определ ет высокую точность и помехозащищенность схемы. Устройство управлени может быть использовано дл стабилизации выходного напр жени .

5 однофазных инверторов, при этом точность выходного напр жени может быть равна 0,1% и выше без учета стабильности источника опорного напр жени .

Claims

Формула изобретени Устройство управлени многофазным инвертором на базе индивидуальных инверторов, содержащее общий делитель частоты, в каждой фазе тактовый триггер , выходами подключенный через элементы ИЛИ-НЕ к входам двухтактного усилител , подключенного выходами к первичной обмотке со средней точкой выходного трансформатора, к вто ричной обмотке которого подключен ре-

зонансный фильтр, в первой фазе вход первого дифференциального усилител подключен к выходу первого измерительного преобразовател неортогональ ности, выход - к управл ющему входу блока регулируемой задержки, :зыход которой подключен к тактовому входу триггера, отличающеес тем, что, с целью повьшени стабильности выходного напр жени фазового

сдвига между отдельными-инверторами и возможности его регулировки, делитель частоты выполнен по схеме коль- цевого счетчика, состо щего из К триггеров, в каждую фазу, кроме первой , введены дифференциальный услтк- тель, блок регулируемой зал,ержки и измерительный преобразователь не- ортогональности, соединенные аналогично первой фазе, во все фазы введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй измерительньш преобразователь напр жени и второй дифференциальный усилитель, источник опорного напр - :жени и регул тор напр жени , причем

измерительные преобразователи неор- тогонапьности и напр жени выполнены по схеме синхронного детектора, в калодой фазе управл емый вход первого синхронного детектора соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и D-входом тактового триггера, регул тор напр жени выходом соединен со средней точкой первичной обмотки выходного трансформатора, а входом - с выходом второго дифференциального усилител , первый вход которого подключен к источнику опорного напр жени , второй вход - к выходу второго синхронного детектора, входом подключенного к выходу резонансного фильтра и входу первого синхронного детектора, управл ющим входом - к второму входу элемента ИСК1ГОЧАЮЩЕЕ ИЛИ, подключенному к

выходу

( к

1-2

+ 1

триггера

дел.ител частоты, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к пр мому выходу первого триггера делител частоты первой фазы, а у остальных фаз второй и nepBEiie. входы элемента ИС1Ш10ЧАЮЩЕЕ ШШ присоединены к

tp К пр 1 - ым выходам Т Т ;;ут триггера и

(к-) триггера делител частоты соответственно , где К - четное число триггеров в делителе частоты, С| - угол фазового сдвига N-ro инвертора относительно первого, N - пор дковый номер рп-1вертора.

го

тI .

JIJ irpj

i

гз

S6//fod

±J

3i

Редактор Н.Бобкова

Составитель Е.Калинкин

Техред Л.Олийнык Корректор Л.Бескид

Заказ 6096/55

Тираж 648

ВНИИ11И,Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5

....«-.-- «.----. --. - - «-- - --. - - - - - - - - - -

Производстзенно-издательский комбинат Патент, г, Ужгород, ул. Гагарина, 101

ФИ2.3

Подписное