SU1510092A1

SU1510092A1 - Преобразователь кода Миллера

Info

Publication number: SU1510092A1
Application number: SU874374060A
Authority: SU
Inventors: Андрей Григорьевич Исаев; Игорь Владимирович Келтуяла; Леонид Викторович Пономарев
Original assignee: Предприятие П/Я В-2962
Priority date: 1987-12-30
Filing date: 1987-12-30
Publication date: 1989-09-23

Abstract

Изобретение относитс к вычислительной технике, предназначено дл преобразовани кода Миллера в код без возвращени к нулю и может быть использовано в системах обмена информацией. Целью изобретени вл етс повышение быстродействи преобразовател . Преобразователь кода Миллера содержит элемент 1 задержки, первый-п тый триггеры 2-6, первый 7 и второй 8 элементы И, формирователь 9 импульсов и схему 10 выделени тактовых импульсов. 1 з.п. ф-лы, 2 ил.

Description

со

1C

Изобретение относитс к вычислительной технике, предназначенно дл преобразовани кода Миллера в код без возвращени к нулю (ВВН) и мо- жет быть использовано в системах обмена информацией.

Цель изобретени - повышение быстродействи преобразовател кода Миллера.

На фиг, 1 приведена функциональна схема преобразовател кода; на фиг. 2 - временные диаграммы его работы .

Преобразователь кода содержит

элемент 1 задержки, триггеры 2-6, злементы И 7 и 8, формирователь 9 импульсов, блок 10 вьщелени тактовых импульсов.

Блок 10 вьщелени тактовых импуль сов содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11-13, одновибратор 14 и мультиплексор 15.

Преобразователь кода Миллера работает следующим образом.

Элемент 1 задержки задерживает информацию (фиг.2а,б) на первом выходе на 3/4 тактового интервала (фиг.2в), на втором - на 5/4 (фиг.2г на третьем - на 7/4 (фиг.2д) и на

четвертом - 9/4 (фиг.2е).

Триггеры 2 и 4 запоминают информацию на D-входах в момент поступлени задних фронтов импульсов на С-входы и устанавливают на выходе высокий уровень при поступлении импульсов высокого уровн на S-вход (фиг.2ж,з соответственно).

Триггеры 3 и 5 запоминают информацию на D-входах в момент поступлени передних фронтов импульсов на С-вход и устанавливают на выходе низкий уро в.ень при поступлении импульсов низкого уровн на инверсные R-входы (фиг. 2и,к соответственно). Элементы И 7 и 8 перемножают сигналы на своих входах - (фиг. 2л,м соответственно).

Триггер 6 считывает импульсы на своем С-входе и устанавливает высокий уровень при поступлении импульса на S-вход (фиг.2н). Формирователь 9 импульсов задерживает все передние фронты импульсов на 1/2 тактового интервала, и на его выходе формируютс декодированные данные в коде без возврата к нулю (фиг.2п).

Блок 10 выделени тактовьк импульсов вьщел ет из входных сигналов (фиг.2в,г,д,е) и выходного сигнала

5

0

(фиг.2п) тактовые импульсы (фиг.2р) следующим образом.

Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11-13 суммируют по модулю два сигналы на своих входах (фиг.2с,т,у).

Одновибратор 14 по задним фронтам импульсов вырабатывает импульсы низкого уровн длительностью в один тактовьй интервал (фиг.2ф). Мультиплексор 15 по комбинации сигналов на своих адресных входах пропускают сигналы с соответствующего входа на выход: при комбинации 00 - с первого входа, 01 - второго, 10 - третьего и 11 - четвертого.

Таким образом, на выходе мультиплексора 15 формируютс тактовые импульсы (фиг.2р).

Изобретение позвол ет повысить быстродействие преобразовател кода Миллера за счет запоминани логических состо ний входного сигнала, следующих за перепадом входного сигнала и совпадающих со значени ми входного сигнала, задержанных на четверть тактового периода, и стробировани полученными импульсами входных данных .

Claims

1. Преобразователь кода Миллера, содержащий элемент задержки, первый 5 и второй триггеры, выход второго триггера соединен с пр мым входом первого элемента И, второй элемент И, отличающийс тем, что, с целью повьщ1ени быстродействи преобразовател , в него введены третий, четвертый и п тый триггеры формирователь импульсов и блок выделени тактовых импульсов, вход элемента задежки объединен с D-входа- ми первого - четвертого триггеров и вл етс входом преобразовател ,пер- вьй выход элемента задержки подключен к инверсным R-входам первого, третьего триггеров, к S-нходам второго , четвертого триггеров и к первому входу блока выделени тактовых импульсов, второй выход элемента задержки .соединен с пр мым С-входом первого триггера, инверсным С-входом второго триггера и вторым входом блока выделени тактовых импульсов, третий выход элемента задержки соединен с пр мым С-входом третьего триггера, инверсным С-входом четвер0

5