SU1508221A1 - Устройство дл сопр жени группы ЭВМ с группой абонентов - Google Patents
Устройство дл сопр жени группы ЭВМ с группой абонентов Download PDFInfo
- Publication number
- SU1508221A1 SU1508221A1 SU884371337A SU4371337A SU1508221A1 SU 1508221 A1 SU1508221 A1 SU 1508221A1 SU 884371337 A SU884371337 A SU 884371337A SU 4371337 A SU4371337 A SU 4371337A SU 1508221 A1 SU1508221 A1 SU 1508221A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- group
- matrix
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл построени систем обмена информацией между различными устройствами вычислительных комплексов, например вычислительными машинами и внешними абонентами. Целью изобретени вл етс уменьшение аппаратурных затрат при организации мультиплексного режима обмена информацией. Устройство содержит две группы приемопередатчиков, две матрицы из узлов коммутации, группу регистров адреса. 1 з.п. ф-лы, 2 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл построени системы обмена информацией между различными устройствами вычислительных комплексов, например вычислительными машинами и внешними абонентами.
Цель изобретени - уменьшение аппаратурных затрат при организации мультиплексного режима обмена информацией .
На фиг.1 представлена блок-схема устройства; на фиг.2 - функциональна схема узла коммутации.
Устройство содержит (фиг.1) первую (N) и вторую (М) группы приемопередатчиков 1 , первую () и вторую (MtfK) матрицы из узлов 2 коммутации, группу (К) регистров 3 адреса, выходы 4 задани направлени обмена устрой- . ства, информационные входы-выходы
5 и 6, входы 7 задани направлени ; обмена устройства, входы 8 задани направлени обмена узлов коммутации, вторые информационные входы-выходы 9 узлов коммутации, выходы 10 задани направлени обмена узлов коммутации, первые информационные входы-выходы 11 узлов коммутации, вход 12 настройки , установочный вход 13 и синхровход 14.
Узел 2 коммутации образует (фиг.2) элемент 15 сравнени , элемент ИЛИ-НЕ 16, триггер 17, элемент И 18, шинный формирователь 19 и элемент И 20.
УстрЪйство работает следующим образом .
В исходном состо нии в К-регистре адреса записан логический адрес информационных шин k-ro столбца.
В работе устройства сопр жени можно выделить фазу настройки и фазу
О1
00 1чЭ IsS
15
20
обмена. На фазе настройки осуществл етс образование тех каналов св зи, которые необхощрил дл .обмена инфор-,
маДией между вычислительными устройст-( вами на фазе обмена. Одновременно в устройстве может настраиватьс , а затем функционировать на фазе обмена К каналов св зи, причем св зь между любыми двум вычислительными устрой- 10 ствами может быть образована К.Е азлич ными способами путем подключени их к одной и той же паре соединительных шин из К возможных.
Во врем фазы настройки каналов св зи по входу 12 настройки поступает нулевой сигнал, которьй действует на прот жении всего времени настройки и через элемент И 18 подаетс на разрешающие входы шинного формировател 19 и элемента И 20. Под воздействием нулевого сигнала выход элемента И 20 и входы-выходы шинного формировател 19 перевод тс в высоко- импедансное состо ние, при этом запрещаетс передача информации через узел 2 коммутации. Дл подготовки устройства к настройке каналов св зи по установочному входу 13 вьщаетс единичный импульс, которьй поступает на асинхронные входы всех триггеров 17 и сбрасывает их в нулевое состо -:, ние. На фазе настройки также осуществл етс инициализаци информационных шин. При этом под воздействием сигнала , подаваемого по входу 12 настрой- ; ки, из регистров 3 адреса на информационные шины поступают их логические адреса. Одновременно те вычислительные , устройства, между которыми необ- 40 ходимо образовать каналы св зи, вьща- ют одинаковый логический адрес какой- то одной информационной шины. Таким образом, на одни информационные входы-выходы узлов 2 коммутации поступа-45 ют логические адреса из регистров 3, а на другие информационные входы-выходы узлов 2 коммутации от вычислительных устройств поступают логические адреса информационных шин, через 50 которые требуетс осуществл ть обмен информацией. В элементе 15 сравнени
каждого узла 2 коммутации происходит .
сравнение логических адресов, посту25
30
35
5
0
0
0 5 0
нулевом сигнале на входе 12 настройки формирует -на его выходе единичный сигнал. Этот сигнал подаетс на синхронизирующий вход триггера 17 и устанавливает его в единичное состо ние по синхросигналу, подаваемому по синхровходу }4.
По окончании настройки на входе 12 настройки устанавливаетс единичный сигнал, который через элемент ИПИ-НЕ 16 запрещает дальнейшее изменение состо ний триггеров 17, одновременно регистры 3 адреса отключают - с от информационных шин. В результате настройки в нулевом состо нии остаютс триггеры 17 только Tek узлов 2 коммутации, на входы которых поступили одинаковые логические адреса. Триггеры 17 остальных узлов 2 коммутации установлены в единичное состо ние и нулевой сигнал с их нулевого выхода через элемент И 18 поступает на разрешающие входы шинного формиро- 5 вател 19 и второй вход элемента И 20, запреща обмен информацией. Если триггер 17 сохранил нулевое значение, то единичный сигнал с его нулевого выхода после сн ти нулевого сигнала с входа 12 настройки переводит выход элемента И 8 в единичное состо нод. Единичный сигнал поступает на разрчг шающие входы шинного формировател .19 и элемента И 20 и открьшает их дл обмена информации, т.е. осущес - вл етс подключение вычислительных устройств к информационным шинам.
Устройство сопр жени обеспечивает образование каналов св зи между парами (вычислительна машина - внешний або.нент), при э.том коммутируютс как информационные, так и управл ющие сигналы. В каждом узле 2 коммутации осуществл етс управл ема передача информации между вторыми 9 и первыми 11 информационными входами-выходами. Направление передачи информации через узел коммутации задают сигналы, цо- ступающие на его вход 8 и далее на вход задани направлени обмена шинного формировател 19. При единичном сигнале на входе 8 информаци передаетс в направлении с второго информационного входа-выхода 9 на первый 11,
0
5
пающих на его входы. При несовпадении55 при нулевом сигнале - с первого
;информационного входа-выхода 11 на первый 9.
разр дов на выходе элемента 15 сравнени формируетс нулевой сигнал неравенства, который поступает на второй вход элемента ИЛИ-НЕ 16 и при
при нулевом сигнале - с первого
;информационного входа-выхода 11 на первый 9.
На фазе обмена осуществл етс обмен информацией по тем каналам св зи , которые бьши образованы на фазе настройки; Так, если на фазе настрдй- ки образован канал св зи между j-й вычислительной машиной (ВМ) и i-м внешним абонентом (ВА) через информа ционные шины k-rp столбца, то управл ющие сигналы поступают по следующему пути: вход 7, вход-вькод j-ro приемопередатчика 1 второй группы; вход 8, элемент И 20, выход 10 узла коммутации j-й строки k-ro столбца второй матрицы; управл юща шина 12.k-ro столбца, вход 8, элемент И 20, выход 10 узла 2 коммутации i-й строки k-ro столбца первой матрицы, вход-выход i-ro приемопередатчика 1 первой группы, информационный выход 4. При единиг ном сигнале на входе 7 информаци передаетс от ВМ к ВА по следующему пути: информационный вход-выход 6, первый вход-выход и второй вход-выход приемопередатчика 1 i-й строки второй группы, второй информационный вход-выход 9, шинный формирователь 19, первый информационный вход-выход 11 узла 2 коммутации j-й строки k-ro столбца, информационна шина k-ro столбца; второй информационный вход-выход 9, шинный форми- рователь 19, первый информационньй вход-выход 11 узла 2 коммутации i-й строки k-ro столбца, второй вход-выход и первый вход-выход приемопередатчика 1 первой группы и информационный вход-выход 5 i-й строки. При нулевом сигнале на входе 7 информаци передаетс от ВА к ВМ только в обратном пор дке следовани указанного пути.
При невозможности образовани св зи между j-й ВМ и i-м ВА через k-ю информационную шину из-за неис- . правности одного из узлов коммутации первой матрицы или второй матрицы устройство позвол ет организовать подобную св зь через любую другую г-ю информационную шину (г l,k; г k). Это может быть достигнуто двум способами: путем изменени логических адресов в программах работы соответствующих ВМ и ВА или путем изменени логических адресов в регистрах адресов. При этом функции k-й шины не тер ютс . Она может быть использована дл коммутации любой друг гой пары устройств вычислительного комплекса, дл установлени св зи
0 5 0 0
5
5
0
5
между которыми используютс неисправные коммутирующие элементы;
Claims (1)
1.Устройство дл сопр жени группы ЭВМ с группой абонентов, содержа щее первую группу из N приемопередатчиков , вторую группу из И приемопередатчиков , группу из К регистров адрес.а, первую матрицу узлов коммутации, вторую матрицу узлов коммутации, причем информационный выход i-ro П11ир,мопередатч1:ка первой группы (,N) вл етс выходом устройства дл подключени к входу задани направлени обмена i-ro абонента, информационный вход j-го приемопередатчика второй группы (,М) вл етс входом устройства дл подключени к выходу задани направлени обмена j-й ЭВМ, первый информационный вход-вьгход i-ro приемопередатчика первой группы вл етс входом-выходом устройства дл подключени к информационному входу-выходу i-ro абонента, первый информационный вход-выход j-ro приемопередатчика второй группы вл етс входом-выходом устройства дл подключени к информационному входу-выходу j-й ЭВМ, отличающеес тем, что, с целью сокращени аппаратурных затрат при организации мультиплексного режима обмена информацией, второй информационный вход-выход i-ro приемопередатчика первой группы соединен с первыми информационными входами-выходами узлов коммутации i-й строки первой матрицы, выходы задани направлени обмена которых соединены с информационным входом i-ro приемопередатчика первой группы, вторые, информационные входы-выходы узлов коммутации k-ro столбца первой матрицы, где ,K, соединены с информационным выходом .К-го регистра адреса группы и с пер- в.ыми информационными входами-выходами узлов коммутации k-ro столбца второй матрицы, выходы задани направлени обмена которых соедьшены с входами задани направлени обмена узлов коммутации k-ro столбца первой матрицы , информационный выход j-ro приемопередатчика второй группы соединен с входами задани направлени узлов коммутации j-й строки второй матрицы, вторые информационные входы-выходы
которых соединены с вторым информационным входом-выходом j-го приемопередатчика второй группы, вход на- стройки узла коммутации i-й строки k-ro столбца первой матрицы соединен с входом .настройки узла коммутации j-й строки k-ro столбца второй матрицы , с входом чтени Кгто регистра адреса группы и вл етс входом на стройки устройства, синхровход узла коммутации 1--й строки столбца первой матрицы соединен с синхррвхо™ дом узла коммутации j-й строки k-ro столбца второй матрицы и вл етс синхровходом устройства, установочный вход узла1 коммутации j-й строки R-ro столбца первой матрицы соединен с установочным входом узла коммутации j-й строки k-столбца второй матрицы и вл етс установочным входом устрой ства.
2, Устройство по п,1, о тли чающеес тем, что каждый из узлов коммутации содержит шинный формирова™ тель, элемент сравнени , триггер, два элемента И, элемент ИЛИ-НЕ, причем .первый информационный вход-выход
.шинного формировател соединен с пер- 30 мировател .
0
0 ,
вым информационным входом элемента сравнени и вл етс первым информационным входом-выходом узла, второй информационный вход-выход шинного формировател соединен с вторым информационным входом элемента сравнени и вл етс вторым информационным входом-выходом узла, вход задани направлени обмена шинного формировател соединен с первым входом первого элемента И и вл етс входом задани направлени обмена узла, выход первого элемента И вл етс выходом задани s направлени обмена узла, первый вход второго элемента И соединен с первым входом элемента ИЛИ-НЕ и вл етс входом настройки узла, синхровход и нулевой вход триггера вл ютс синхровходом и установочным входом узла соответственно, при этом в узле коммутации выход элемента сравнени соединен с вторым входом элемента ИЛИ-НЕ, выход которого соединен с единичным 5 входом триггера, нулевой выход кото- 1 рого соединен с вторым входом, второ- го элемента И, выход которого соединен с вторым входом первого элемента И и с разрешающим входом шинного .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884371337A SU1508221A1 (ru) | 1988-01-28 | 1988-01-28 | Устройство дл сопр жени группы ЭВМ с группой абонентов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884371337A SU1508221A1 (ru) | 1988-01-28 | 1988-01-28 | Устройство дл сопр жени группы ЭВМ с группой абонентов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1508221A1 true SU1508221A1 (ru) | 1989-09-15 |
Family
ID=21352770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884371337A SU1508221A1 (ru) | 1988-01-28 | 1988-01-28 | Устройство дл сопр жени группы ЭВМ с группой абонентов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1508221A1 (ru) |
-
1988
- 1988-01-28 SU SU884371337A patent/SU1508221A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1118993, кл. G 06 Р 13/00, G 06 F 15/16, 1985. Авторское свидетельство СССР .№ 1310830, кл. G 06 F 13/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5870538A (en) | Switch fabric controller comparator system and method | |
US4695999A (en) | Cross-point switch of multiple autonomous planes | |
US5963609A (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
US5493565A (en) | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals | |
IE861600L (en) | Telecommunications exchange | |
US3978327A (en) | Program-controlled data processor having two simultaneously operating identical system units | |
SU1508221A1 (ru) | Устройство дл сопр жени группы ЭВМ с группой абонентов | |
US6009095A (en) | Digital PB exchanger with multi-processor control system using asynchronous transfer mode | |
EP0509448B1 (en) | Synchronous control method in plurality of channel units and circuit using said method | |
EP0170799B1 (en) | Switching systems | |
US5039986A (en) | High speed dynamic allocator for various length time slots | |
SU1753478A1 (ru) | Устройство дл сопр жени | |
EP0416235B1 (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
JPS6118236A (ja) | 多重リンクを有するデ−タ通信システムの折返しテスト方式 | |
SU1310830A1 (ru) | Устройство дл сопр жени группы из М вычислительных машин с группой из К абонентов | |
RU1784984C (ru) | Устройство дл сопр жени | |
US7032061B2 (en) | Multimaster bus system | |
SU1709324A2 (ru) | Устройство дл сопр жени | |
SU1444799A1 (ru) | Системный коммутатор с приоритетным обслуживанием | |
JPS6398244A (ja) | ル−プ状ネツトワ−クシステムの伝送装置 | |
KR950007438B1 (ko) | 전자교환기용 패킷 버스 장치의 중앙 중재기 | |
SU1238097A1 (ru) | Устройство дл сопр жени канала ввода-вывода с внешними устройствами | |
EP0369116B1 (en) | TDM switching matrix controller | |
SU1043622A1 (ru) | Многоканальное устройство дл сопр жени вычислительных машин | |
EP1074119B1 (en) | Method and arrangement related to synchronous switching |