SU1310830A1 - Устройство дл сопр жени группы из М вычислительных машин с группой из К абонентов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  системы обмена информацией между различными устройствами вычислительных комплексов, например вычислительными машинами и внешними абонентами. Целью изобретени   вл етс  повышение работы устройства за счет обеспечени  возможности использовани  разных узлов коммутации. Устройство содержит две dt Ли (Л гвл фие.{

Description

группы блоков 1 и 2 согласовани  сигналов , узлы 3 и 4 коммутации первой матрицы (из КхМ узлов) и второй матрицы (из МхМ узлов), М элементов НЕ,

Изобретение относитс  к вычислительной технике и может быть использовано дл  Построени  системы обмена информацией между различными устройствами вычислительньпс комплексов, например вычислительными машинами и внешними абонентами.

Цель изобретени  - повышение надежности работы устройства за счет обеспечени  возможности использовани  разных узлов коммутации.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональна  схема узла коммутации.

Устройство содержит (фиг. 1) блоки согласовани  сигналов второй 1 (из К блоков) и первой 2 (из М блоков ) групп, узлы 3 коммутации первой матрицы (из МхК узлов) узлы 4 коммутации второй матрицы (из МхМ узлов), М элементов НЕ 5, блок 6 настройки, состо щий из М узлов 7 инициализации, содержащий каждый первый 8 и второй 9 регистры адреса, первые информационные входы 10 и выходы 11 второй группы блоков согласовани  сигналов, первые информационные входы 12 и выходы 13 первой группы блоков согласовани  сигналов, вход 14 настройки, установочный вход 15 и синхровход 16 устройства, разрешающие входы 17 и выходы 18 устройства, шины 19 запроса прерывани , первые информационные входы 20 и выходы узлов коммутации, вторые информационные входы 22 и выходы 22 узлов коммутации, разрешающие входы 24 узлов коммутации, выходы 25 запроса прерывани  узлов коммутации , разрешающие вькоды 26 узлов коммутации, первые 27 и вторые 28 информационные шины.

Узлы 3 и 4 коммутации содержат (фиг. 2) триггер 29 запроса, элемент 30 сравнени , элементы И 31, 32 и 33, элемент ИЛИ 34, элемент ИЛИ- НЕ 35, элемент И-НЕ 36.

1310830

г ,

j

блок 6 настройки, состо щий из М узлов 7 инициализации, содержащих каждый регистры 8 и 9 адреса. 1 з.п. ф-лы, 2 ил.

5

0

5

0

5

0

Устройство работает следующим образом .

В исходном состо нии в регистрах 9 и 8 адреса j-ro узла 7 инициализации записан логический адрес первой и второй информационных шин j-ro столбца . На управл ющие входы 17 устройства подаютс  О.

В работе устройства можно выделить фазу настройки и фазу обмена. На фазе настройки производитс  образование тех каналов св зи, которые необходимы дл  обмена информацией между вычислительными машинами и внешними абонентами на фазе обмена. Одновременно в устройстве может настраиватьс , а затем функционировать на фазе обмена М каналов св зи. Причем св зь между i-й вычислительной машиной и К-м вычислительным абонентом может быть образована М различными способами путем подключени  их к одной . и той же паре информационных шин из М возможных.

Во врем  фазы настройки каналов св зи по линии 14 настройки поступает нулевой сигнал, который действует на прот жении всего времени настрой- ки, и через элемент И 31 подаетс  на вторые входы элементов И 32 и 33. Под воздействием нулевого сигнала выходы элементов И 32 и 33 перевод тс  в высокоимпеДансное состо ние, при этом запрещаетс  передача информации через-узлы 3 и 4 коммумтации. Дл  подготовки устройства к настройке каналов св зи по линии 15 начальной установки выдаетс  единичный импульс, который поступает на асинхронные входы всех триггеров 29 запроса и сбрасывает их в нулевое состо ние. На фазе настройки также -производитс  инициализаци  информационных шин 27 и 28. При этом под воздействием сигнала , подаваемого по линии 14 .настройки , из регистров 9 и 8 адреса на информационные шины 27 и 28 поступают ик логические адреса. Одновременно те вычислительные машины и внешние абоненты, между которыми необходимо образовать каналы св зи, вьщают одинаковые логические адреса информационных шин 27 и 28. Таким образом, на выводы 22 и 23 узлов коммутации 3 и 4 поступают логические адреса информационных шин из регистров 9 и 8 адреса, а на входы 20 узлов 3 и 4 коммутации от вычислительных машин и внешних абонентов поступают логические адреса информационных шин, через которые требуетс  производить обмен информацией. В эле- менте 30 сравнени  каждого узла 3 и 4 коммутации происходит cpaBrfeHne логических адресов, поступающих на его входы. При несовпадении разр дов на выходе элемента 30 сравнени  формируетс  нулевой сигнал неравенства , который поступает на вход элемента ИЖ-НЕ 35 и при нулевом сигнале на линии 14 настройки формирует на его выходе единичный сигнал. Этот сигнал подаетс  на синхронизируемый вход триггера 29 запроса и устанавливает его в единичное состо ние по синхросигналу, подаваемому по линии 16 синхронизации.

По окончании настройки по линии l4 настройки устанавливаетс  единичный сигнал, который через элемент ИЛИ- НЕ 35 запрещает дальнейшее изменение состо ний триггеров 29 запроса, одновременно регистры 8 и 9 адреса отключаютс  от информационных шин 28 и 27 В результате настройки в нулевом состо нии остаютс  триггеры 29 запросов только тех узлов 3 и 4 коммутации, на выводы которых поступают одинаковые логические адреса. Триггеры 29 запросов остальньк узлов 3 и 4 коммутации устанавливаютс  в единичное состо ние, и нулевой сигнал с ж инверсного выхода через элемент И 31 поступает на вторые входы элементов И 32 и 33, запреща  обмен. Если триггер 29 запроса сохран ет нулевое значение , то единичный сигнал с его инверсного выхода поступает на второй вход элемента И-НЕ 36. На первый вход элемента И-НЕ 36 поступает сигнал с разрешающего входа 24. Если этот сигнал принимает нулевое значение, то на выходах элементов И-НЕ 26 и ,И 31 будут единичные сигналы. Единичный сигнал поступает на вторые входы элементов И 32 и 33 и тем самым открывает эти элементы дл  обмена информацией, т.е. осуществл етс  подключение вычислительной машины или внешнего абонента к информационным шинам 27 и 28. Если на разрешающий вход 24 узла 3, 4 коммутации поступает единичный сигнал с разрешающего выхода 26 предьщущего узла 3, 4, это говорит о зан тости информационных шин 27 и 28 данного столбца вычислительной машиной или внешним абонентом , имеющим больший приоритет. Считаетс ,, что устройства с меньшим номером имеют высший приоритет. В случае , если Б J-M столбце единичный сигнал на разрешающий вход 24 поступает с элемента НЕ 5, это сигнализирует о том, что к информационным шинам 27 и 28 этого столбца не подключен ни один из внешних абонентов. При этом единичньш сигнал, поступающий с инверсного выхода триггера 29 запроса формирует на выходе элемента И-НЁ 36 О. С выхода элемента И-НЕ 36 сигнал поступает на выход 25 запроса прерывани  узла 3, 4 коммутации , сигнализиру  о возникновении конфликтной ситуации, и одновременно через элемент И 31 поступает на вторые входы элементов И 32 и 33, блокиру  передачу информации через эти элементы. Единичный сигнал с разрешающего входа 24 или с инверсного выхода триггера 29 запроса через элемент ИЛИ 34 передаетс  на разрешающий выход 26.

На фазе обмена производитс  обмен информацией по тем каналам св зи, которые образованы на фазе настройки. Например, если на фазе настройки образован канал св зи между i-й вычислительной машиной (ВМ) и К-м внешним абонентом (ВА) через информационные шины j-ro столбца, информаци  от ВМ к ВА поступает по следующему пути: входы 12 i-ro блока 2 согласовани  сигналов первой группы, первый информационный вход 20, элемент И 32 и второй информационный выход 23 узла 4 коммутации i-й строки j-ro столбца второй матрицы, перва  информационна  машина 27 столбца, второй информационный вход 22, элемент И 33 и первый информационный выход 2 узла 3 коммутации К-й строки j-ro столбца первой матрицы, выходы 11 К-го блока 1согласовани  сигналов второй группы; а информаци  от ВА к ВМ проходит по следующему пути: входы 10 К-го блока 1 согласовани  сигналов второй группы, первый информационный вход 20, элемент И 32 и второй информационный выход 23 узла 3 ком- мутации i-й строки j-ro столбца первой матрицы, втора  информационна  шина 28 i-ro столбца, второй информационный вход 22, элемент И 33 и первый информационный выход 21 узла коммутации i-й строки j-ro столбца второй матрицы, выход 13 i-ro блока 2 согласовани  сигналов первой

группы.

В случае невозможности образовани  св зи между i-й ВМ и К-м ВА через j-ю Пару информационных шин из- за неисправности одного из узлов коммутации (УК) первой матрицы или УК второй матрицы устройство позвол ет организовать подобную св зь через любую другую пару информационных шин Причем это может быть достигнуто

двум  способами: или путем изменени 

логических адресов в программах работы соответствующих ВМ и ВА, или путем измене ш  логических адресов в регистрах адресов соответствующих узлов инициализации. При этом функции j-й шины не тер ютс . Она может быть использована дл  коммутации любой дру-t гой пары устройств вычислительного комплекса, дл  установлени  св зи между которыми не используютс  неис- правные узлы коммутации.

Claims (2)

1. Устройство дл  сопр жени  груп- пы из М вычислительных машин с группой из К абонентов, содержащее две группы блоков согласовани  сигналов, блок настройки и первую матрицу узлов коммутации размерностью МхК, причем- первые информационные входы и выходы блоков согласовани  сигналов первой группы  вл ютс  входами и выходами устройства дл  подключени  к информационным выходам и входам группы из М вычислительных машин, первые информационные входы и выходы блоков согласовани  сигналов второй группы  вл ютс  входами и выходами устройства дл  подключени  к информационным выходам и входам группы из К абонентов , отличающеес  тем, что, С целью повышени  надежности работы устройства за счет обеспечени 

5

0

5

0 5

0 5 0 5

возможности использовани  разньк узлов коммутации, в него введены втора  матрица узлов коммутации размерностью МхМ, М элементов НЕ, а блок настройки содержит М узлов инициализации , состо щих из двух регистров адреса каждый, причем входы настройки узлов коммутации первой и второй матриц узлов коммутации соединены с входами чтени  первых и вторых регистров адреса М узлов инициализации блока настройки и  вл ютс  входом настройки устройства, входы установки и синхровходы узлов коммутации первой и второй матриц узлов коммутации  вл ютс  соответственно установочным входом и синхровходом устройства, разрешающие входы М узлов коммутации первой строки первой матрицы узлов коммутации  вл ютс  разрешающими входами устройства, разрешающие выходы М узлов коммутации М-й строки второй матрицы узлов коммутации  вл ютс  разрешающими выходами устройства, при этом первые информационные входы и выходы и вьпсод запроса прерывани  М узлов коммутации i-й строки (. К) первой матрицы узлов коммутации соединены соответственно с вторым информационным выходом и с вторым и третьим информационными входами i-ro блока согласовани  сигналов второй группы, первые информационные входы и выходы и выход запроса прерывани  М узлов коммутации i- й строки (, М) второй матрицы узлов коммутации соединены соответственно с вторым информационным выходом и с вторым и третьим информационным входами i-ro блока согласовани  сигналов первой группы, вторые информационные выходы К узлов коммутации j-ro столбца (,M) первой матрицы узлов коммутации соединены с информационным выходом первого регистра адреса j-ro узла инициализации блока настройки и с вторыми информационными входами М узлов коммутации j-ro столбца.второй матрицы узлов коммутации , вторые информационные выходы М узлов коммутации j-ro столбца (,M) второй матрицы узлов коммутации сое- Л,инены с информационным выходом второго регистра адреса j-ro узла инициализации блока настройки и вторыми информационными входами К узлов коммутации j-ro столбца первой матрицы узлов коммутации, разрешающие вькоды М узлов коммутации i-й строки .

K-fJ первой матрицы узлов коммутации соединены с разрешающими входами соответствующих М узлов коммутации i+1-й строки первой матрицы узлов коммутации, разрешающие выходы М уз- лов коммутации i-й строки (, М-1) второй матрицы узлов коммутации coe-i динены с разрешающими входами соответствующих М узлов коммутации i+1-й строки второй матрицы узлов коммутации , разрешающие выходы М узлов коммутации К-й строки первой матрицы узлов коммутации соединены с входами соответствующих М элементов НЕ, вьпсо- ды Которых соединены с разрешающими входами соответствующих узлов коммутации первой строки второй матрицы узлов коммутации.

2. Устройство по п. 1, о т л и- чающеес  тем, что узел коммутации содержит триггер запроса, элемент сравнени , три элемента И, элемент ИЛИ, элемент И-НЕ, элемент ИЛИ- НЕ,причем первый вход элемента ИЛИ- НЕ соединен с первым входом первого элемента И и  вл етс  входом настройки узла коммутации, нулевой вход и синхровход триггера запроса  вл ютс  соответственно входом установки

Редактор М.Дылын

фие2

Составитель С.Пестмал

Техред Л.Олейник Корректор А.Т ско

Заказ 1893/46 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

и синхровходом узла коммутации, пер- вьй вход второго элемента И соединен с первым входом элемента сравнени  и  вл етс  первым информационным .входом

5 узла коммутации, первый вход третье-. го элемента И соединен с вторым входом элемента сравнени  и  вл етс  вторым информационным входом узла коммутации, выходы третьего и втоO рого элементов И  вл ютс  соответственно первым и вторым информационными выходами узла коммутации, первый вход элемента И-НЕ соединен с первым входом элемента ИЛИ и  вл етс  раз5 решаювщм входом узла коммутации, выход элемента ИЛИ  вл етс  разрешающим выходом узла коммутации, выход элемента И-НЕ соединен с вторым входом первого элемента И и  вл етс  выходом запроса прерывани  узла кон- мутации, при этом выход элемента сравнени  соединен с вторым входом элемента ИЛИ-НЕ, выход которого соединен с единичным входом триггера, запроса, выход которого соединен с вторыми входами элементов ИЛИ и И-НЕ и с третьим входом первого элемента И, выход которого соединен с вторыми входами первого и второго эле- 0 ментов И.

0

5